AXI 第8页

Aurora 8b/10b AXI4-ST回环测试

Aurora8b/10b，官方提供了demo工程，但是数据生成模块、AuroraIP核、数据校验模块之间并不是直接使用AXI4-ST总线通信，本文会将demo工程进行相关优化修改，并将优化修改后的demo

扣脑壳的FPGAer·2023-06-21 22:52

DDR3 AXI4接口读写回环测试

DDR3官方还提供了AXI4接口，这个需要在MIG中勾选上AXI4选项，下面针对AXI4接口读写DDR3进行相关记录。

扣脑壳的FPGAer·2023-06-21 22:22

Xilinx FPGA JTAG to AXI Master tcl指令超次数后无法显示问题记录

使用Jtag转AXIIP核模拟PC端的控制指令时，当tcl指令过多时，vivado中会报信息：“Message'Labtoolstcl44-481'appears100timesandfurtherinstancesofthemessageswillbedisabled.usethetclcommandset_msg_configtochangethecurrentsettings”此时vivad

扣脑壳的FPGAer·2023-06-21 22:22

AXI仿真之AXI Chip2Chip

Xilinx官方提供的AXIChip2Chip满足要求，片间通信可选择Selectio或者Aurora接口，片内通信安排上AXI4或者AXI4-Lite总线，可快速搭建两片FPGA之间的通信demo工程

扣脑壳的FPGAer·2023-06-21 22:21

49、Python绘图

1,2,3,4,5,6,7]#xy_axis_data=[68,69,79,71,80,70,66]#yif__name__=='__main__':#=>添加标签forx,yinzip(x_axis_data,y_axi

Bao@Ting·2023-06-21 01:05

【ARM AMBA AXI 入门 9 - AXI 总线 AxPROT 与安全之间的关系】

文章目录介绍ARMTrustzone的安全扩展简介1.1AXIAxPROT介绍1.1.1AXI对Trustzone的支持介绍ARMv8架构中的AXI（AdvancedeXtensibleInterface

CodingCos·2023-06-21 00:21

AMBA总线协议的总结 - APB

从高到低依次是AXI->AHB->APB。对比：它们的外接设备的对比：从上面这个图可以看出AHB和AP

IC天然居士·2023-06-19 19:04

APB4总线介绍

APB总线操作不是流水的，所以只能连接一些对性能要求不高的低带宽周边设备，如果对性能要求高的话，则需要使用AXI总线。APB总线能够连接的协议包括AHB、AHB-Lite、AXI、AXI4-Lite。

脱密180天·2023-06-19 19:04

【ARM AMBA AXI 入门 8 - AXI 协议中 RID/ARID/AWID/WID 信号】

文章目录背景介绍1.1.1AXI3信号列表1.1.2AXI3信号列表1.2传输顺序1.2.1读顺序1.2.2写顺序1.2.3互连线中ID信号的扩展背景介绍如果SoC中是多主机多从机的结构，支持AIXOutstanding

CodingCos·2023-06-19 03:40

阅读笔记：pg085 AXI4-Stream infrastructure

Introduction前言：pg085-axi4stream-infrastructure.pdf这篇文档，所介绍不仅仅是AXI4-StreamSwitch一个IP核，而是分别对下图所示的几个IP核进行了说明

Terumii·2023-06-18 06:34

SOC上的总线真的是总线？

翻车式拐弯：那么一个SOC上面的总线如AMBA家族的AXI系列，AXI扩展的ACE，CHI这些，

杨枫_mind·2023-06-18 00:33

SoC设计与验证——总线篇——AXI总线

1.AXI总线特征axi总线可以连接CPU的cache和其他外设，比如内存等。

KGback·2023-06-18 00:30

Xilinx AXI Central Direct Memory Access (CDMA)笔记

CDMA：CentralDirectMemoryAccess，IP核内部框架如下：从框架图可以看出：S_AXI-Lite接口用来配置CDMA内部的寄存器，M_AXI接口用来搬运数据，M_AXI_SG接口一般与

yundanfengqing_nuc·2023-06-15 23:11

axi Direct Memory Access使用心得

axi-DMA的设置界面比较简单。如下图：该ip核的主要功能是可以简单的理解为将PS-DDR的数据搬移给PL侧。

易之ba·2023-06-15 23:40

基于ZYNQ UltraScale+ MPSoC 实现 MIPI数据接收+VDMA传输到DDR+UDP协议发送数据包

参考文档：pg201-zynq-ultrascale-plus-processing-systempg232-mipi-csi2-rxpg020-axi-vdma其他IP核的产品手册，请自行在DocNav

sheng_gao·2023-06-15 23:09

Zynq7020 AXI Video Direct Memory Access 裸板编程

以写为例子，A4为所一行需要的大小，由于输入进来的是yuv422，为两个字节。A8为到了这个大小的时候就会产生一个tlast信号。A0为收到这么多个tlast时就会在第二个缓冲区的起始地址。故这里只要写满一行就会有个tlast信号，写满720的时候就会到第二个缓冲区的起始地址去。intAxiVDMASelfTestExample(u16DeviceId){XAxiVdma_Config*Confi

smile_5me·2023-06-15 23:09

基于Xilinx FPGA的AXI Direct Memory Access (Scatter Gather Engine模式) 行为分析及软件操作流程

其中以Xilinx家的DMA控制器（英文全称：AXIDirectMemoryAccess）的读取功能(ReadChannel)为例，能够通过AXI总线读取某个地址区间的数据，同时再将这些数据转换以数据流的形式传输至处理单元

neufeifatonju·2023-06-15 23:38

AXI DMA简介与使用【ZYNQ】+【DMA】+【Vivado】

DDR3---IO---DDR3---OCM---PLAXIDMA简介：概述：AXIDMA:AXIDirectMemoryAccess，直接内存访问AXIDMA为内存和AXI4-Stream外设之间提供了高带宽的直接内存访问其可选的

陈嗨呀·2023-06-15 23:38

ZYNQ-7 几种DMA的区别与对比

一AXI总线与DMA对于ZYNQ，掌握PS与PL的高速接口；掌握几种DMA的区别与用法；能够编写基于AXI-4总线的用户IP且打包，意味着对ZYNQ器件的掌握已经进入了真正的入门，或中级水平。

wandering_star·2023-06-15 23:08

【ZYNQ】IP核_VDMA的详细介绍

AXI4流接口宽度高达64位时支持此功能；3、AXIVDMA支持一种机制，通过Genlock同步来同步帧缓冲区中帧

阿妹有点甜·2023-06-15 23:08

HDMI设计7--AXI Video Direct Memory Access

Reference:https://china.xilinx.com/content/dam/xilinx/support/documentation/ip_documentation/axi_vdma

被选召的孩子·2023-06-15 23:36

DW_axi_dmac控制器(概述)

DW_axi_dmac控制器(概述)DW_axi_dmac遵循AMBA2.0标准和AMBAAXI协议2.0标准。

Kyph·2023-06-15 00:38

DW_axi_dmac控制器(术语)

DMA通过AXI总线读取该设备的数据，并将数据保存到通道FIFO中。Destinationperipheral目的设备。DMA将通道FIFO的数据写入该设备。

Kyph·2023-06-15 00:38

Vivado封装IP实例

工程，添加源码2、Tools——CreateandPackageNewIP,选择Packageyourcurrentproject(封装当前工程pro)注意：CreateAXI4Peripheral封装AXI4

小灰灰的FPGA·2023-06-14 12:41

【ARM AMBA AXI 入门 5 - AXI 协议中的 QoS信号及User信号介绍】

在AXI协议中，常常

CodingCos·2023-06-13 23:07

【ARM AMBA AXI 入门 6 - AXI3 协议中的锁定访问之AxLOCK信号】

下图用了M0和M1来展示AXI锁定访问当M0使用一

CodingCos·2023-06-13 23:06

matplotlib刻度值使用科学记数法

')，其中：style='sci'指明用科学记数法；scilimits=(-1,2)表示对(10−1,102)(10^{-1},10^2)(10−1,102)范围之外的值换科学记数法，范围内的数不换；axi

HackerTom·2023-06-12 08:49

AXI

1、Cachable和bufferable一个Master发出一个读写的request，中间要经过很多Buffer，最后才能送到memory。这些Buffer的添加是为了outstanding，timing，performance等。Buffer有两种类型：一种FIFO结构，仅仅就是保存发送Request给下一级或者返回Response给上一级。还有一种Buffer,在接受了上一级的Request

weixin_30443895·2023-06-11 05:53

AXI协议详解

AXI协议详解Created:July11Tags:ARMamba_axi_protocol_spec.pdfAMBA_axi.pdfAXI基础简介AXI总共分为5个通道，写地址，写数据，写应答，读地址

IC碎碎念·2023-06-11 05:52

AXI总线的out of order/interleaving到底是怎么一回事？

文章目录一、AXI中的“顺序”1.transactionID2.无需保序的情况3.必须保序的情况4.从interconnect的角度看ID二、OutofOrder乱序机制1、什么是outoforder乱序机制

Ericcoding·2023-06-11 05:52

AXI协议的一些总结

AXI4不支持写交织的原因：AMBAprotocol中并未对此给出明确的解释。但是仔细阅读写交织的描述，可以发现：1）其相较于读交织有着额外的要求，这也意

打翻怪将军·2023-06-11 05:52

how to generate AXI VIP built-in coverage

Thereisabuilt-inAXIVIPexamplethatcanshowyouhowtogenerateAXIVIPbuilt-incoverage,italsoshowshowusercandefinetheirownfunctionalcoveragegroups.Youcaninstalltheexamplewithfollowingcommand:$DESIGNWARE_HOME/

naclkcl9·2023-06-11 05:22

AXI 笔记2：来自网络

AWARWRB握手VALIDVALIDVALIDVALIDVALIDREADYREADYREADYREADYREADYIDIDIDIDID响应RESPRESP通道ADDRADDRDATADATA突发LENLENLASTLASTSIZESIZESTRBBURSTBURST特殊USERUSERUSERUSERUSERCACHECACHEPROTPROTLOCKLOCKQOSREGION握手握手VALI

niceshotgoodball·2023-06-11 05:22

【ARM AMBA AXI 入门 3 - AXI 协议中的 Outstanding transfer 】

1.1.2AXIOutstandingDepth（超前传输深度）1.1.3AXIOutstanding场景1.1OutstandingTransfer(超前传输)AXI协议上写了一句：theaxiprotocalsupportsmultipleoutstandingtransactions

CodingCos·2023-06-11 05:22

AMBA总线-结合axi-vip对axi4协议的理解1

一直想写一个axi-vip的理解，但是介于个人水平有限，一直没能做出很好的总结，这个系列的内容将对这方面内容做出一个阐述。另外，个人水平有限，仅参考，有什么问题希望大家能够批评指正，共同进步！

+徐火火+·2023-06-11 05:52

AXI总线简单介绍

AXI是高级扩展接口，在AMBA3.0中提出，AMBA4.0将其修改升级为AXI4.0。

bandao6867·2023-06-11 05:51

AMBA总线协议-axi

1.outstanding,out-of-order,interleavingoutstanding：前一笔数据发送完之前就能发送别的地址的能力（针对ddr的bankinterleaving）out-of-order：回来的数据和发送的命令可以顺序不一样（针对读操作，效率提升同样是针对ddr）interleaving：不同命令之间回来的数据可以相互交叉（针对读操作）2.关于id的使用一些基本的点：

+徐火火+·2023-06-11 05:51

AXI4与AXI3的区别

1.burstlengthAXI4对burstlength进行了扩展：AXI3最大burstlength是16beats,而AXI4支持最大到256beats，但是仅支持INCRbursttype超过16beats

IC小白_calvin·2023-06-11 05:21

AXI协议的transaction attributes和cache属性

1.cache的读写参考：http://www.mamicode.com/info-detail-2032670.htmlallocate的理解，就是先让cache分配一个块，然后把write（CPU写）或read（CPU读）的date放进去1.CPU读Cache时：●若hit，则CPU直接从Cache中读取数据即可。●若miss，有两种处理方式：>Readthrough，即直接从内存中读取数据；

fgupupup·2023-06-11 05:21

【AMBA学习】用VIP如何发送紧密连续的AMBA transaction

AXI协议传输发送单笔AMBAtransaction相对比较容易，但是在高速测试尤其是性能测试过程中需要非常紧密的，不留任何cycle空隙的发送transaction来实现最大化bus冲击情况，经常能发现一些

江左嘻哈说·2023-06-11 05:21

AXI总线

AXI总线是一种基于burst的传输总线，适合用在high-bandwidth和low-latency的场景，大致分为5个通道：readaddress,readdata,writeaddress,writedata

ahr7882·2023-06-11 05:21

【ARM AMBA AXI 入门 4 - AXI 协议中的 Out-of-Order transfer and interleave 介绍】

1.1AXIOut-of-Order1.1.1axiwriteout-of-order1.1.2axireadout-of-order1.2AXIoutoforderandinterleave1.2.1writeinterleave1.2.2readinterleave1.3小结1.1AXIOut-of-Order当一个master向一个或多个slave发出数据块读/写请求时，AXI

CodingCos·2023-06-11 05:21

Vivado中IP自带仿真例程实现方式，以AXI4-Stream Switch为例

这里写自定义目录标题1添加IP核2打开IP核例程3实现IP核仿真为了更好的对功能进行演示，本篇文章以AXI4-StreamSwitchIP核为例进行阐述。在观看该文章前需要先对AXI总线进行学习。

big-moon·2023-06-10 19:58

AXI4 Stream Switch使用心得

关于这个ip的内容讲解，在https://blog.csdn.net/xdczj/article/details/72058100上面已经讲解的比较详细了，刚接触这个ip可以先看一下，这个博客是关于我使用这个ip的一些小注意事项。第一点是IP的生成，官方的IP显示应该是有BUG，我的使用需求是3从1主做仲裁，然后在IP显示图中显示了三组AXIs从接口，但是每个从接口是主接口的位宽的3倍，当时看到这

weiweiliulu·2023-06-10 19:28

AXI stream协议详细分析说明

AXIstream简介AXI4-Stream是一种标准协议接口，可用于芯片内部的数据流传输，不同于内存数据传输相关协议，AXI4-Stream没有与数据流相关的地址，它只是一个数据流，尤其可以用于高速大数据应用

集工学生·2023-06-10 19:52

AXI4-Stream Switch IP核介绍

一.IP核设置SwitchPropertiesNumberofSlaveInterfaces此参数指定IP上存在的AXI4-流从接口的数量。这个值可以为1和16。当主接口数为1时，此值不能设置为1。

Yan0224·2023-06-10 19:21

AMBA协议AXI-Stream（板级验证）

系列文章目录AMBA协议AXI-Stream（协议信号、设计实践）文章目录系列文章目录前言一、环境二、验证SOC搭建2.1系统框图2.2IP核打包2.3SOC系统硬件设计2.4SOC系统软件设计三、开源地址前言

PPRAM·2023-06-10 19:21

AMBA协议AXI-Stream（协议信号、设计实践）

文章目录一、AXI-Stream简介二、AXI-Stream端口信号（Master）三、AXI-Stream数据字节类型和流格式四、数据反压五、实验设计5.1情景描述与分析5.2硬件架构设计5.3源码设计

PPRAM·2023-06-10 19:49

DDR3（MIG核配置&官方demo&FPGA代码实现及仿真）

由于直接对DDR3进行控制很复杂，因此一般使用MIGIP来实现，同时为了更简单地使用MIGIP，我们采用AXI4总线协议进行控制。

今朝无言·2023-06-09 12:13

axios的封装

如果还对axios不了解的，可以移步axi

前端小白...·2023-06-09 10:09

推荐频道

AXI