AXI 第4页

Xilinx Kintex7中端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持

模块性能及其优缺点4、详细设计方案设计原理框图OV5640及其配置权电阻硬件方案MIPICSI-2RXSubsystemSensorDemosaic图像格式转换GammerLUT伽马校正VDMA图像缓存AXI4

9527华安·2023-11-15 10:45

Xilinx Artix7-100T低端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持

模块性能及其优缺点4、详细设计方案设计原理框图OV5640及其配置权电阻硬件方案MIPICSI-2RXSubsystemSensorDemosaic图像格式转换GammerLUT伽马校正VDMA图像缓存AXI4

9527华安·2023-11-14 14:09

SystemVerilog——Axi4Lite_To_Localbus

摘要：用SystemVerilog对Axi4转localbus进行编写与仿真如果需要从PS端对PL进行寄存器的读写操作，从znyqM_AXI_HPM_FPD出来，经过axi_interconnect模块分出多个通道

Jade-YYS·2023-11-14 09:31

通信原理板块——压缩之A压缩律和μ压缩律

微信公众号上线，搜索公众号小灰灰的FPGA,关注可获取相关源码，定期更新有关FPGA的项目以及开源项目源码，包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等

小灰灰的FPGA·2023-11-13 09:05

通信原理板块——卷积码(原理、代数和几何表示、编码和解码)

微信公众号上线，搜索公众号小灰灰的FPGA,关注可获取相关源码，定期更新有关FPGA的项目以及开源项目源码，包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等

小灰灰的FPGA·2023-11-13 09:35

通信原理板块——循环码计算

微信公众号上线，搜索公众号小灰灰的FPGA,关注可获取相关源码，定期更新有关FPGA的项目以及开源项目源码，包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等对生成多项式

小灰灰的FPGA·2023-11-13 09:35

通信原理板块——线性分组码之循环码

微信公众号上线，搜索公众号小灰灰的FPGA,关注可获取相关源码，定期更新有关FPGA的项目以及开源项目源码，包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等

小灰灰的FPGA·2023-11-13 09:02

Reindeer-RISCV学习笔记（2）

文章目录文件目录coreincludememery寄存器组使用双口ramddr改用axi_hp总线移植到zybo先试一下core添加memerymem_addr地址范围这里说一下如何同时使用SRAM与SDRAMdram_rw_buffer

朽木白露·2023-11-12 19:56

PL读写PS端DDR的设计

www.eefocus.com/antaur/blog/17-08/423773_0818c.html0.引言构建SoC系统，毕竟是需要实现PS和PL间的数据交互，而像上一讲那样PL主机与PL从机之间通过AXI4

飞奔的圈儿·2023-11-12 19:24

基于紫光同创 FPGA 的 DDR3 读写实验

文章目录基于紫光同创FPGA的DDR3读写实验0致读者1实验任务2简介2.1DDR3简介2.2AXI4协议简介2.2.1AXI4读时序2.2.2AXI4写时序3硬件设计4程序设计4.1总体模块设计4.2

ChinaRyan666·2023-11-12 06:43

FDMA 3.1 米联客的Axi-DDR3控制器及其配套的Dbuf

超过BrustLength的处理方法：自定义的FDMABrustLength，能够接收比实际AxiBrustLengtht更多的数据，这是通过这个模块实现的：即通过设置的Axi总线最大brustlen后

NoNoUnknow·2023-11-10 13:27

AD9371+ZYNQ结构中JESD204B IP核的AXI_STREAM接口数据结构

以fpga端的rx为例：ZYNQjesd204b中rx的axi_stream接口的位宽n与配置的LANE数量L有关，n=32L，如下图所示（L为2）：去解析rx_tdate的数据时需要参考AD9371的

哈塞给，套离开套·2023-11-09 20:58

Zynq-linux PL与PS通过DMA数据交互

二、分析①PS数据传PL驱动中的测试程序中给出一堆数据，通过DMA传输到AXI4-StreamDataFIFO,PL端从DATAFIFO中把数据读出来。

天使之猜·2023-11-08 11:15

【ARM AMBA AXI 入门 12 -- AXI协议中的 WLAST 与 RLAST】

文章目录AXI协议中的WLAST与RLASTAXI协议中的WLAST与RLASTAMBAAXI协议是由ARM公司定义的一种高性能，高频率的总线协议。

CodingCos·2023-11-08 09:45

简单的vue+axios+mock配合使用

（其中拦截器可以在axi

康康来也·2023-11-07 12:13

nuxt 中的asyncData和fetch方法及区别

$axi

karlge·2023-11-06 13:47

基于FPGA+MIG+AXI4实现DDR3 SDRAM读写操作仿真（附代码+各模块仿真时序图）

前言一、仿真工程结构二、TestBench文件代码2.图像数据源模块(img_data_gen.v)仿真2.1全局视角仿真图2.2局部视角仿真图3.图像写请求模块(img_write_req_gen.v)仿真4.图像帧写入模块(frame_write.v)仿真4.1全局视角仿真图4.2局部视角仿真图4.2.1write_buf4.2.2frame_fifo_write5.图像通道写仲裁模块(mem

春风细雨无声·2023-11-05 20:56

基于FPGA+MIG+AXI4实现DDR3 SDRAM读写操作（附代码）

utm_source=app&app_version=5.1.1&utm_source=app）和AXI4总线协议（详见https://blog.csdn.net/xingchenfeiying/article

春风细雨无声·2023-11-05 20:25

Xilinx DDR3 —— MIG IP核的配置（APP接口）

最后关于AXI4接口，因为本工程不去

XPii·2023-11-05 20:52

Xilinx VIVADO 中 DDR3（AXI4）的使用（1）创建 IP 核

1、前言DDR3SDRAM简称DDR3，是当今较为常见的一种储存器，在计算机及嵌入式产品中得到广泛应用，特别是应用在涉及到大量数据交互的场合，比如电脑的内存条。DDR3的时序相当复杂，对DDR3的读写操作大都借助IP核来完成。MIG(MemoryInterfaceGenerators)IP核是Xilinx公司针对DDR存储器开发的IP，里面集成存储器控制模块，实现DDR读写操作的控制流程。在默认情

chylinne·2023-11-05 20:22

使用VIVADO中的MIG控制DDR3（AXI接口）四——MIG配置及DDR3读写测试

在之前的内容里，讲述了AXI和DDR3的基本知识，也做了一个用AXIIP核读写BRAM的测试实验。接下来，我们就将这些部分结合在一起，做一个用AXIIP核对DDR3进行读写测试的实验。

小靴子是社牛·2023-11-05 20:20

xilinx fpga ddr mig axi

硬件参考：https://zhuanlan.zhihu.com/p/97491454https://blog.csdn.net/qq_22222449/article/details/106492469https://zhuanlan.zhihu.com/p/26327347https://zhuanlan.zhihu.com/p/582524766包括野火、正点原子的资料一片内存是1Gbit12

xiaguangbo·2023-11-05 19:40

在紫光同创盘古50K开发板上进行DDR读写测试

紫光同创PGL50H开发平台（盘古50K开发板）一：软硬件平台软件平台：PDS_2022.1硬件平台：小眼睛科技盘古50K开发板二：IP介绍紫光同创的HMIC_SIP只支持DDR3，IP顶层使用了精简的AXI4

小眼睛FPGA·2023-11-03 13:47

ZYNQ实验 FIFO读写实验(如何平衡跨时钟域的读写)

实验中PS端的数据存在DDR中，PS端通过AXI-streamFIFO将数据转变为流模式输出。

伊丽莎白鹅·2023-11-02 15:22

VSCode配置Verilog/SystemVerilog开发环境（五）实战技巧

如：AXI-4接口，共34个端口一次性插入完成。

X-ONE·2023-11-01 04:48

TI C6000 TMS320C6678 DSP+ Zynq-7045的PS + PL异构多核案例开发手册（4）

其中测试板卡为TMS320C6678开发板，文章内容包含多个特色案例，如axi_gpio_led_demo案例、axi_timer_pwm_demo案例、axi_uart_demo案例、emio_gpio_led_demo

Tronlong创龙·2023-10-31 19:43

RK3568-emmc控制器

emmc控制器eMMC主机控制器具有高度的可配置性和可编程性，并提供高性能的eMMC主机控制器，以AXI作为数据传输的总线接口（主接口），以AHB作为其从接口。

Paper_Love·2023-10-30 20:07

vivado2018.2版本带PS侧配置（bd）调用modelsim仿真时：(vlog-13006) Could not find the package (sc_util_v1_0_3_pkg)

/ZC702.srcs/sources_1/bd/system/ipshared/03a9/hdl/axi_protoc

wkonghua·2023-10-29 21:42

Xilinx PCIe Gen3.0 For Uscale Plus之(一）数据组织形式

XilinxPCIe3.0随笔AXI4-Stream接口说明数据对齐选项1.64/128/256位接口：2.512位接口CQ，CC和RQ接口上的跨界选项AXI4-Stream接口说明XilinxPCIe3.0

YJFeiii·2023-10-29 18:47

AXI总线介绍

AXI总线介绍参考文档：UG761-AXIReferenceGuide(v14.3)AXI入门深入AXI总线（一）深入AXI总线（二）AXI是什么？

迷之印记·2023-10-29 16:51

研读《基于AXI总线的SOC架构设计与分析》-AXI协议理解（四）

基于AXI总线的SoC架构，越来越成为高性能SoC系统架构的发展方向。

Paul安·2023-10-29 16:21

zynq AXI

AXI总线/接口/协议总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由由数据线、地址线、控制线等构成。接口是一种连接标准，又常常被称之为物理接口。协议就是传输数据的规则。

xifengw·2023-10-29 16:51

AXI总线学习（AXI3&4）

AXI总线学习AXI协议的主要特征主要结构通道定义读写地址通道读数据通道写数据通道写操作回应信号接口和互联寄存器片基本传输ReadburstOverlappingreadburstWriteburst传输顺序信号描述全局信号读

听见你说·2023-10-29 16:20

AXI 总线协议学习笔记（3）

引言上篇文章主要介绍了AMBA以及AXI协议的基本内容，本文接续前文，继续介绍AXI协议的原子访问、传输行为和事务顺序等。

在路上-正出发·2023-10-29 16:20

AMBA总线理解-AXI总线

AXI的设计目标是可以在高始终频率下运行，并且在迟滞时间长的情况下也可以达到高数据吞吐率。

他乡的故乡人·2023-10-29 16:49

AXI4总线外设式从机实现

引言：上一篇我们完成了一个内存式的从机，实现了对AXI4从机的读写测试。

TechDiary·2023-10-29 16:19

【转载】AXI通道定义及AXI总线信号描述

学习内容本文主要介绍了AXI通道以及在每个通道下信号的概述。

去_台_北_看_雨·2023-10-29 16:19

AXI4-stream 协议学习-接口信号

2.1信号列表接口信号如表2-1所示。有关这些信号的更多信息，请参阅本章的进一步章节。表2-1使用以下参数定义n信号宽度:以字节为单位的数据总线宽度。iTID宽度。建议最大长度为8位。ddtd宽度。建议最大长度为4位。uTUSER宽度。推荐位数是接口宽度的整数倍，单位是字节。2.2传输信号这一节给出了握手信号的详细信息，并定义了TVALID和TREADY握手信号。2.2.1握手过程TVALID和T

catshit322·2023-10-29 16:19

IC设计高级009：特殊信号打拍方式

1、AXI信号如何打拍通常block的input和output信号存在时序问题时，我们通常采用寄存器打拍的方式，在两个block直接插入reg，从而解决时序问题。

IC小鸽·2023-10-29 16:19

AXI4_Stream入门(2): 接口与信号

本文来自自学过程中所记的笔记，可能有不少错漏与胡言乱语，仅供参考，建议主要以ARM官方文件进行参考。原参考文档官网可下载，为了方便各位，我也上传了，需要的自取;链接：https://pan.baidu.com/s/1voHyFmkpGqABcKH8OSF_Ng提取码：izix信号类型：信号的宽度有以下几类：n：数据总线的宽度(按byte);i：8-bits;d：4-bits;u：线宽的整数倍(按b

F_W_Fish·2023-10-29 16:49

axi 总线的部分特殊信号

AXIMemoryMap和AXIStream共同的部分ip提供的接口看情况取舍，不要随便取舍tkeep：需要配合tlast使用，当tlast置1时tkeep才有效。tkeep每个位对应着tdata的每个字节，位置1表示对应的字节有效。tlast有效时tkeep不能全是0,tkeep里的位不建议间隔（01001011），应连续（00011111）tlast：对于打包有用。如果有打包发送的要求，比如传

xiaguangbo·2023-10-29 16:48

AXI总线介绍

AXI是ARM1996年提出的微控制器总线家族AMBA（AdvancedMicrocontrollerBusArchitecture）中的一部分。

ThalesW·2023-10-29 11:17

vivado 自定义ip【基于AXI总线协议】及调用

1.可以在固定目录下也可在当前工程下这是在固定目录下建立ip当前工程：tools->creatnewip2封装ip封装IP或者创建一个带AXI4接口的IP核，选择创建一个带有AXI4接口的IP核。

shabby爱学习·2023-10-29 04:53

xdma axi-stream

xdma回环vivado里有官方示例fpga：pcierx–axi-streammaster–axi-streamslave–pcietx流程：电脑启动读取，然后电脑再在超时时间内写入。

xiaguangbo·2023-10-28 20:10

AXI-Stream协议详解（3）—— AXI4-Stream IP核原理分析

一、前言在之前的文章中，我们介绍了AXI-S协议的一些基础知识，这是我们进行本文学习的前置基础，因此建议在开始本文章的学习前，完整阅读以下两篇文章：AXI-Stream协议详解（1）——Introductionhttps

apple_ttt·2023-10-28 15:42

AXI-Stream协议详解（2）—— Interface Signals

一、信号列表（Signallist）AXI_Stream信号的列表如下，在列表中，我们遵守如下规则：n数据总线宽度，以字节为单位iTID宽度。推荐的最大值为8位。dTDEST宽度。推荐的最大值为4位。

apple_ttt·2023-10-28 15:11

AXI-Stream协议详解（1）—— Introduction

目录一、概述1.1协议简介1.1.1字节定义（Bytedefinitions）1.1.2流条款（Streamterms）1.2数据流（DataStream）1.2.1字节流（ByteStream）1.2.2连续对齐流（Continuousalignedstream）1.2.3连续非对齐流（Continuousunalignedstream）1.2.4稀疏流（Sparsestream）二、总结一、概

apple_ttt·2023-10-28 15:11

AXI之原子操作

AXI的原子操作包括exclusive和lock两种，不管是exclusive还是lock操作，在执行期间不可被其它操作打断，否则操作失败。

无心安处是吾乡·2023-10-27 21:47

AXI总线信号含义说明

AXI总线信号含义说明（1）读地址通道（ARchannel）：包含ARVALID，ARADDR，ARREADY信号；（2）读数据通道（Rchannel）：包含RVALID，RDATA，RREADY，RRESP

ML__LM·2023-10-27 21:46

AXI Stream总线说明和测试

AXIStream总线说明和测试1AXIStream总线介绍1.1AXIStream总线端口定义1.2AXIStream数据传输流程2AXIStream总线测试2.1测试工程说明2.1.1写状态机2.1.2读状态机2.2测试结果分析2.2.1仿真波形2.2.2写数据波形图2.2.3读数据波形图3AXIStreamInterconnect说明3.1IP介绍3.2IP测试本文主要介绍AXIStream

ཌ斌赋ད·2023-10-27 21:16

推荐频道

AXI

Xilinx Kintex7中端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持

Xilinx Artix7-100T低端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持

SystemVerilog——Axi4Lite_To_Localbus

通信原理板块——压缩之A压缩律和μ压缩律

通信原理板块——卷积码(原理、代数和几何表示、编码和解码)

通信原理板块——循环码计算

通信原理板块——线性分组码之循环码

Reindeer-RISCV学习笔记（2）

PL读写PS端DDR的设计

基于紫光同创 FPGA 的 DDR3 读写实验

FDMA 3.1 米联客的Axi-DDR3控制器及其配套的Dbuf

AD9371+ZYNQ结构中JESD204B IP核的AXI_STREAM接口数据结构

Zynq-linux PL与PS通过DMA数据交互

【ARM AMBA AXI 入门 12 -- AXI协议中的 WLAST 与 RLAST】

简单的vue+axios+mock配合使用

nuxt 中的asyncData和fetch方法及区别

基于FPGA+MIG+AXI4实现DDR3 SDRAM读写操作仿真（附代码+各模块仿真时序图）

基于FPGA+MIG+AXI4实现DDR3 SDRAM读写操作（附代码）

Xilinx DDR3 —— MIG IP核的配置（APP接口）

Xilinx VIVADO 中 DDR3（AXI4）的使用（1）创建 IP 核

使用VIVADO中的MIG控制DDR3（AXI接口）四——MIG配置及DDR3读写测试

xilinx fpga ddr mig axi

在紫光同创盘古50K开发板上进行DDR读写测试

ZYNQ实验 FIFO读写实验(如何平衡跨时钟域的读写)

VSCode配置Verilog/SystemVerilog开发环境（五）实战技巧

TI C6000 TMS320C6678 DSP+ Zynq-7045的PS + PL异构多核案例开发手册（4）

RK3568-emmc控制器

vivado2018.2版本带PS侧配置（bd）调用modelsim仿真时：(vlog-13006) Could not find the package (sc_util_v1_0_3_pkg)

Xilinx PCIe Gen3.0 For Uscale Plus之(一）数据组织形式

AXI总线介绍

研读《基于AXI总线的SOC架构设计与分析》-AXI协议理解（四）

zynq AXI

AXI总线学习（AXI3&4）

AXI 总线协议学习笔记（3）

AMBA总线理解-AXI总线

AXI4总线外设式从机实现

【转载】AXI通道定义及AXI总线信号描述

AXI4-stream 协议学习-接口信号

IC设计高级009：特殊信号打拍方式

AXI4_Stream入门(2): 接口与信号

axi 总线的部分特殊信号

AXI总线介绍

vivado 自定义ip【基于AXI总线协议】及调用

xdma axi-stream

AXI-Stream协议详解（3）—— AXI4-Stream IP核原理分析

AXI-Stream协议详解（2）—— Interface Signals

AXI-Stream协议详解（1）—— Introduction

AXI之原子操作

AXI总线信号含义说明

AXI Stream总线说明和测试