E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
DDR
Freescale 设备树
DDR
3引脚复用初始化
imxq6VERSION=4PATCHLEVEL=1SUBLEVEL=15设备树初始化结构//E:\workProject\kernel_imx\arch\arm\mach-imx\busfreq-imx.cstaticstructplatform_driverbusfreq_driver={.driver={.name="imx_busfreq",.owner=THIS_MODULE,.of_m
2z1c
·
2020-09-16 09:50
linux
基础
理性VS激情，
DDR
内存的终极优化
http://hard.zol.com.cn/2004/0330/90618.shtml文：有关内存优化的文章其实已经有很多了，可能大家都没觉得没什么了不起的，不就是那几个参数吗？这还用讲？但是，我相信90%以上的人并没有完全真正理解那些时序参数的含义。我敢说，目前很多的优化原则都是有问题的，甚至有误导的倾向！本人在此之前曾有一篇专门探讨内存原理与相关参数的大型专题（文章发表于《电脑高手》），
灵7
·
2020-09-16 07:53
存储
MIPS 汇编
byte_rdwr:#weusebyterdwroperationforhookoperation,formatlike"
DDR
_REG_RDWR_B(0x0)TAILING0x0"#ifdefCONFIG_BYTE_RDWR_HOOK
thefzym
·
2020-09-16 03:05
bootloader
dm6437外设
包括cache服务，非cache内存访问，用户可编程数据传输以及host访问，列举如下:>传输to/from片上内存：DSPL1D,DSPL2>传输to/from外部存储器：
DDR
2SDRAM,NANDflash
坚定而果敢的五岳散人
·
2020-09-16 03:57
嵌入式
硬件性能总结
DDR
3:频率1.333GHZ，每秒最大内存读取速度8GB/s。读取一次耗时60纳秒，约180个指令周期（实际会一次取多个数据缓存到CPUCache里），耗时高不是由于
DDR
3的速度慢
游戏猫
·
2020-09-16 02:27
性能分析与优化
操作系统
uboot引导kernel - 1 - >Flash的分区
uboot启动Linux内核过程分为4大步骤：问题1：Flash的分区相关问题在上述步骤1/2/4中都提到了从启动介质(iNand/SD)中读取uboot/kernel到SRAM/
DDR
中，那么具体从启动介质的什么位置分别读取呢
wowRicky
·
2020-09-16 01:08
UBOOT
kernel
Arduino板上通过操作端口寄存器来进行控制
DDR
寄存器确定引脚是INPUT还是OUTPUT。PORT寄存器控制引脚是高电平还是低电平，PIN寄存器通过pin
sudo-wang
·
2020-09-15 20:25
Arduino
深入浅析Linux下uboot之（六）-----------------------：uboot 启动的第一阶段之 lowlevel_init
lowlevel_init里面实现了cpu相关硬件初始化：检查复位状态、IO恢复、关看门狗、开发板供电锁存、时钟初始化、
DDR
初始化、串口初始化并打印'O'、tzpc初始化、打印'K'。
Croxd
·
2020-09-15 20:42
uboot
高手进阶，终极内存技术指南——完整/进阶版 I（转）
高手进阶，终极内存技术指南——完整/进阶版I老實話，我個人覺得這兩篇文章真的寫的很不錯，前段時間在study關於
DDR
內存的初始化以及其相關知識的時候，詳細學習了它。
lightseed
·
2020-09-15 19:26
他山之石可以攻玉
DDR
和Flash
DDR
内存
DDR
内存全称是DDRSDRAM(DoubleDataRateSDRAM，双倍速率SDRAM)。
奔跑的小蜗牛1221
·
2020-09-15 18:14
嵌入式
FLASH 闪存的分类与介绍
而所谓的内存是挥发性存储器，分为DRAM和SRAM两大类，其中常说的内存主要指DRAM，也就是我们熟悉的
DDR
、
DDR
2、SDR、EDO等等。闪存也有不同类型，其中主要分为NOR型和NAND型两大类。
一只黑瘦
·
2020-09-15 16:23
扫盲
tiny210(S5PV210)内存
DDR
2-SDRAM初始化顺序及相关难点浅析———210SDRAM初始化学习记
学习到210的SDRAM初始化的时候，让我郁闷了两三天，啃上这么一大段技术鸡肠，着实让我“搔首踟蹰“相当郁闷，先是把SDRAM那一部分初始化的内容都给读了一遍，再结合uboot里面的代码，但是却是一头雾水，因为里面有很多内容讲的不清不楚，也没有相关提示，其实最大的障碍是SDRAM的初始化那一段不是很清楚，网上的资料也相当少，于是就开始了持续两天的摸索，在网上搜索相关资料，现在算是有了点小结果，在这
风林意漩
·
2020-09-15 13:31
Newifi3（新路由3）刷潘多拉(Pandora)固件
最近在淘宝入手了一个二手的newifi3,主要是因为它内存大，而且性价比相当高，512M的
ddr
2和32M的flash买下来才100左右。
小白clever
·
2020-09-15 13:22
路由器
雄迈400万TF卡内核补丁
host/himci/himci.c里面的/*|MMC_CAP_UHS_SDR12*//*|MMC_CAP_UHS_SDR25*//*|MMC_CAP_UHS_SDR50*//*|MMC_CAP_UHS_
DDR
50
MengXP
·
2020-09-15 10:59
DRAM的寻址方式及其容量的计算与表示方法
一、寻址方式
DDR
在逻辑组织结构上采用多Bank方式，每一个逻辑Bank即为一个存储阵列，一般一个DRAM芯片有2~8个Bank。
wwwlyj123321
·
2020-09-15 06:40
SSD
DDR
读写简介及相关
DDR
总线的体系结构如下：其中DQS是源同步时钟，在接收端使用DQS来读出相应的数据DQ，上升沿和下降沿都有效。
DDR
1总线，DQS是单端信号，而
DDR
2&3,DQS则是差分信号。
长弓的坚持
·
2020-09-15 06:02
总线
接口
协议
存储
信号在PCB走线中的延迟
源同步时钟，主要是
DDR
信号，DQ（数据）信
qs_路漫漫其可期兮
·
2020-09-15 05:25
Altium
Design
布线
FPGA
DDR
3 Demo的测试和自建仿真平台
一.Demo的测试：新建完一个
DDR
3的IP核后，在core的MY_
DDR
3_example_design的simulation文件夹里面有README.txtREADME里面会有提示你需要有哪些步骤。
文鸿开源工作室
·
2020-09-15 05:56
FPGA
Vivado中Block Memory Generator IP核的使用V8.4
coregeneratorVivado的IPcatalog中关于存储单元的IP在Memories&StorageElements中，MemroyInterfaceGenerator没有用过，应该是用于生成
DDR
2
风中少年01
·
2020-09-15 05:48
Verilog
Vivado
FPGA基础入门【8】开发板外部存储器SPI flash访问
板子上的外置存储器有
DDR
2和SPIflash，本次先写如何读写SPIflash。
起魔
·
2020-09-15 05:34
FPGA
百度2019校招计算与存储系统研发工程师笔试题（第一批）
1一个典型双路IntelXeonCPU服务器系统,每个CPU有24个核心,6个
DDR
4-2666内存通道,每个通道接2条
DDR
4-2400RDIMM内存条,请问系统内存带宽是多少？
ShawnWang1994
·
2020-09-15 04:54
面试题
RISC-V 开源 IP 大全
先来研究一下所有的RISC-V开源IP以及对应的开发板：SiFive（上海赛昉科技有限公司）：ArtyA735T、ArtyA7100T、NexysA7/Nexys4
DDR
、NexysVideo、Genesys2Ariane
新芯时代
·
2020-09-15 04:40
RISC-V
RISC-V
CPU
SoC
FPGA
Arm
利用FPGA实现UDP网络高速可靠传输
利用FPGA实现UDP网络高速可靠传输FPGA数据处理中常用的一些IP核有网口ETH核、
DDR
核、CORDIC核、DDS核、加法器、乘法器、滤波器IP、FFT等IP核，这些IP核熟练使用能减少很多工作量和提高代码的稳定性
撕裂的牛仔裤
·
2020-09-15 04:08
FPGA
UDP
FPGA实现DDRIP核配置（Memory Interface Solutions）
FPGA实现DDRIP核配置（MemoryInterfaceSolutions）
DDR
读写控制分三个文章来写，一部分写
DDR
的IP核配置，一部分写
DDR
的读写基本的过程和仿真，最后写读写控制的实现和需要注意的问题
撕裂的牛仔裤
·
2020-09-15 04:08
FPGA
DDR
FPGA实现
DDR
高速读写（2）
FPGA实现
DDR
高速读写（2）在完成IP核申请后需要对IP进行仿真，看看
DDR
的读写工作的基本原理。在进行代码仿真前需要对DDRSDRAM的基础架构和工作机制进行了解，然后对
DDR
进行仿真。
撕裂的牛仔裤
·
2020-09-15 04:36
FPGA
DDR
FPGA 中的
DDR
用户编程
https://blog.csdn.net/baidu_34971492/article/details/88025611https://blog.csdn.net/g360883850/article/details/91417905想要写好Userlogic,我们就必须清楚每一个用户控制接口的含义：app_addr[ADDR_WIDTH–1:0]：此输入指示当前提交给UI的请求的地址。UI聚合
gtkknd
·
2020-09-15 02:20
fpga
Linux-基础入门-学习笔记（3）：uboot常用命令与环境变量
PC机启动过程：PC上电后先执行BIOS程序（实际上PC的BIOS就是NorFlash），BIOS程序负责初始化
DDR
内存
赵小琛在路上
·
2020-09-14 23:52
Linux嵌入式
uboot
嵌入式
os
linux
ddr
你来抓我啊
网络基础：电脑参数：cpu：品牌：inter、ADM.型号：酷睿corei3i5i7，奔腾pentiumDE、G.内存：类型：
DDR
3、
DDR
3L（低压）、
DDR
4.硬盘：500G、1TB.转速：5400
a17853481576
·
2020-09-14 18:48
linux-yum
DDR
3总结笔记
该篇文章记录了基于FPGA的
DDR
3开发所需要的一些细节，一方面是对自己工作的详细总结，方便日后遗忘了重新查阅，另一方面希望所有读了这篇文章的人都能够掌握
DDR
3开发所需的基本知识。
小青菜哥哥
·
2020-09-14 13:29
核探测器与核电子学
数据处理
通信
FPGA
DDR3
C语言学习第008课——内存和指针
内存含义存储器：计算机的组成中，用来存储程序和数据，辅助CPU进行运算处理的重要部分内存：内部存储器，暂存程序/数据——掉电丢失，SRAMDRAMDDRDDR1
DDR
2
DDR
3外存：外部存储器，长时间保存程序
帅帅loyal
·
2020-09-14 11:32
C语言基础
c语言
DDR
3详解（以Micron MT41J128M8 1Gb
DDR
3 SDRAM为例）
这部分的讲述运用
DDR
3的简化时序图。
DDR
3的内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。和表格的检索原理一样，先指定一个行（Row），再指定一个列（Co
njuitjf
·
2020-09-14 07:52
Linux
Memory
usb-phy,
ddr
-phy,hdmi-phy,ethernet-phy
usb-phy,
ddr
-phy,hdmi-phy,ethernet-phy这么多phy,phy是干什么的？
ddr
-phy解释：ddrc是指的
ddr
的control，即是控制器的意思。
yazhouren
·
2020-09-14 05:31
Linux
Driver
Wrong Image Format for bootm command&ERROR cant get kernel image
輸入“sfprobe075000000”去設定SPI的速度(可忽略)輸入“sfread0x7FC00x2000000x1500000”將kernelimage從SPINANDFlash讀到
DDR
內
王大锤_2
·
2020-09-14 04:37
新塘NUC980
linux
删除一个node或者属性
EVB板中的内存配置是2GB：
DDR
01GB+
DDR
11GBxxxx.dtsi,memory_
DDR
0@80000000{device_type="memory";reg=;};memory_
qwaszx523
·
2020-09-14 01:22
dts
AMD socket am2除頻係數
每次都被am2的除頻搞到頭大.終於整理出點頭緒只跟倍頻跟設定ram速度有關.跟外頻無關例如設定
ddr
800..以300*8為例.總頻為2400除頻係數為4所以ram的速度是2400/4=600*2實際上跑
vincelzh
·
2020-09-13 20:06
socket
怎么独立使用Modelsim进行工程仿真
后因一篇modulsim的
DDR
3仿真，带入了
hucc0706
·
2020-09-13 19:53
XILINX
安卓车机方案评述
第一部分安卓车机和WINCE车机的区别1、硬件要求不一样Android操作系统对CPU的要求比较高，已经从A8过渡到A9，单核向四核发展芯片主频内存Android至少CortexA8高于800MHz512
DDR
adazone
·
2020-09-13 17:42
汽车电子
基于FPGA的图像中值滤波原理与实现
本次项目的简述如下：PC机通过千兆以太网发送到FPGA开发板中，然后经过中值滤波缓存进
DDR
3中，最后经过DD
朽月
·
2020-09-13 17:48
FPGA
fpga
内存管理之
DDR
概念理解
1.
DDR
是个什么东西，然后如何演变的；2.
DDR
中容量怎么计算，涉及到的bank、rank、channel、die分别是为了解决什么问题的？
And乔
·
2020-09-13 17:56
内存
ddr
DDR
3之带宽、位宽和频率使用（MIGIP核里面的时钟结构）
一、如何确定
DDR
3芯片的带宽、位宽和最大IO时钟频率这里以芯片PartNumber：MT41J256M16RH-125:E为例，打开芯片的数据手册，会找到如下所示的介绍：IO时钟频率：根据PartNumber
亦可西
·
2020-09-13 17:40
FPGA
记altera
ddr
3 controller ip配置调试
配置ip参数要按照
ddr
的datasheet来配置仿真环境先读懂示例工程的仿真环境直接copyddr的testmemorymodule要写自己的avalondata_wr_ad控制模块再写testbeach
ltfysa
·
2020-09-13 17:15
fpga
关于时序约束input delay 和output delay 个人理解
SetInput_delay从输入来看，无非有以下两种情况：SDR与
DDR
。SDR是指，数据只在时
ltfysa
·
2020-09-13 17:15
fpga
技术革命 十年芯片组发展回顾
从SocketT的CPU插座到全新
DDR
2内存技术，从HighDefinitionAudio音频技术到ICH6W无线南桥，都给人们描绘了一个美好的未来计算机的设计规划，革命性的PCIExpress总线的引入将取代使用
weixin_33701564
·
2020-09-13 17:46
DDR
内存技术与选购
选购要点一：从内存的“频率”下手[上]随着P42.4C和P42.8E等FSB800MHz处理器纷纷降入11XX元的价位上，800MHz已成为主流用户装机选择的绝对主流，
DDR
400内存也因此成为标配。
ecrown
·
2020-09-13 15:55
Hardware
产品
工作
制造
三星
存储
windows
U-boot中LPDDR4关键参数的意义
/usr/bin/envpython3importstruct#手动配置：0-disable;1-enablemanual_config=0#
DDR
的数据位宽data_width=32#channel个数
csdn1013
·
2020-09-13 15:28
Linux
linux
DDR
4技术
DBI技术：一个降低
DDR
4系统功耗的方法是，尽量加大
DDR
4输出高的数量。这个就是为什么
DDR
4中多了“DBI管脚”。
feifansong
·
2020-09-13 14:21
笔记
纷争四起!2007年主板技术及芯片组发展回顾
回顾2007年的主板技术及芯片组产品，最值得观注的就是英特尔的Bearlake系列芯片组发布、
DDR
3内存技术应用及整合芯片组发展迅猛。特别值得一提的是，2007年是整合芯片组更新换代较
caows
·
2020-09-13 14:46
史上最全的Uboot常用命令汇总（超全面！超详细！）收藏这一篇就够了
这段bootloader程序会先初始化
DDR
等外设，然后将Linux内核从flash(NAND，NORFLASH，SD，MMC等)拷贝到
DDR
中，最后启动Linux内核。
万里羊
·
2020-09-13 09:20
Linux
#
Uboot
linux
ubuntu
网络
N32905 DEMO板启动过程
内存（内置）：
DDR
32MBCPU架构：ARM926EJ-SCPU频率：192Mhz操作系统:linux-2.6.35.4交叉编译器:arm-linux-gcc-4.2其他特性请参考http://blog.csdn.net
zpzyf
·
2020-09-13 09:39
LINUX
ARM9
高性能IP数据库格式详解 qqzeng-ip.dat
includechar*IP_FILENAME="qqzeng-ip-3.0-ultimate.dat";//编码：utf-8//性能：C语言性能之王每秒解析1680万+ip//环境：CPUi7-7700K+
DDR
240016G
qqzeng-ip
·
2020-09-13 09:24
ip地址数据库
ip数据库
qqzeng-ip
高效查询解析dat
上一页
19
20
21
22
23
24
25
26
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他