DDR 第25页

Uboot21之DDR初始化

3)该函数和裸机中初始化DDR代码是一样的。实际上裸机中初始化DDR的代码就是从这里抄的。配置值也可以从这里抄，但是当时我自己根据理解+抄袭整出来的一份。4)配置值中其他配置值参考裸

wangdapao12138·2020-08-26 08:53

smart210 资源

手上的smart210配置如下DDR：512Maddr:0x20000000~0x3FFFFFFFNand：1G（SLC）(base_addr0xB0E00000)开发板没有onenand,支持nand

qq_21353001·2020-08-26 07:42

S5PV210的DDR初始化

S5PV210中DDR的初始化在数据手册中已经说明了步骤，总共27步。本人借助手册进行简单翻译和用代码描述。

to_run_away·2020-08-26 07:41

s5pv210——SDRAM的初始化

一、SDRAM引入1、SDRAM（SyncronizedDynamicRamdamAccessMemory，同步动态随机存储器）DDR：严格来说应该叫DDRSDRAM（（DDR：doubledatarate

天糊土·2020-08-26 07:28

tiny210（s5pv210）DDR2的初始化

做一个裸机测试内存DDR2的小程序，找了好多，没有找到类似的，只能静下心来看三星给的文档了！

Kallen_man·2020-08-26 07:13

s5pv210 u-boot的那些事儿之---mem_setup.S的分析

本人对ddr初始化，不是特别懂。只是勉强翻译注释。如有错误，希望高手能不吝赐教。废话不多说，贴上这该死的代码。

jayyuz·2020-08-26 07:00

AXI接口的MIG测试【MIZ7035学习】

主要目的是学习：PL端的DDR3接口GTX用作PCIE接口SFP接口HDMI接口SD卡和eMMC共存情况下的PetaLinux主要就是这些了。

vacajk·2020-08-25 17:25

数字 IC 技能树之（19）了解 DDR3 的时序协议

了解DDR3的时序协议，这里，我们只需要了解一些概念即可。实际设计中，DDR3的操作可以通过MIGIP来进行控制读写，比较容易，要是再通过CPU进行控制，那简直就没有硬件的事情了。

新芯时代·2020-08-25 16:24

i5-1035g1和i5-10210u的区别哪个好

i5-1035G1采用10nm工艺制造，4核8线程，隶属IceLake家族，基础频率1GHz，最大睿频3.6GHz，热设计功耗15W，集成UHD核显，支持DDR4-3200、LPDDR4-3733内存。

m0_49808040·2020-08-25 16:59

生产力工具杂记

内存简单，DDR42400以上的原生支持，SSD固态盘越大越好。国际品牌。2kg以下。

jaminwm·2020-08-25 14:34

查看主机内各组件参数——Cpu、内存、显卡、主板、硬盘（不拆主机方式）

假设你不知道你的主机内部的各项组件数据，请拆开你的主机箱，将内部的所有组件拆开，并且依序列出：cpu的厂牌、型号、最高频率；内存的容量、接口（DDR/DDRII等）；显卡的接口（AGP/PCIe/内置）

杰儿__er·2020-08-25 08:19

聊一聊DDR3中的ODT（On-die termination）

在很多关于DDR3的博文和介绍中都没有将清楚。在查阅了很多资料并仔细阅读DDR3的官方标准（JESD79-3A）之后，总算有点了头绪，下面来整理整理。1、首先ODT是什么？

Gick·2020-08-25 08:02

RK3288 查看ddr信息

转载请注明出处：https://www.cnblogs.com/lialong1st/p/10910949.htmlCPU：RK3288系统：Android5.11、查看ddr驱动版本号、容量、行、列信息

weixin_30279315·2020-08-25 08:48

im6q linux 瘦身计划-减少启动时间

3个方面：1.uboot：irom从inand拷贝uboot部分代码到iram时间uboot从inand拷贝自身到ddr3时间uboot初始化所用时间uboot从inand拷贝内核到ddr3所用时间2.

google_lover·2020-08-25 08:22

DDR之ZQ .

What'stheZQCalibrationcommand?itusedtocalibrateDRAMRon&ODTvalues.Innormaloperation,theDDR3SDRAMneedslongertimetocalibrateoutputdriverandon-dieterminationcircuitsatinitializationandrelativelysmallertim

gjy938815·2020-08-25 07:27

DDR3 ODT

一个DDR通道，通常会挂接多个Rank，这些Rank的数据线、地址线等等都是共用；数据

garystone·2020-08-25 07:54

Julia On GPU

先上效果图：/*=========================编译环境=========================系统:Win7sp132位CPU:AMD黑盒5000+oc到2.7GHz内存:DDR2800

一只鸡·2020-08-25 00:07

Intel笔记本标压版CPU性能对比分析

Intel常压、高压CPU性能列表(综合)型号主频/睿频核心/线程制程功耗三级Cache核显内存控制i7-8750H2.2/4.1GHz6/1214nm45W9MBUHD-630DDR4-2666i7-

weixin_34021089·2020-08-24 20:33

MT8167A技术简介-MT8167A Technical Brief

MT8167A可与NAND闪存，LPDDR2，LPDDR3，DDR3，DDR3L和DDR4连接，以获得最佳性能，

小舞台·2020-08-24 19:11

镁光DDR芯片型号与标签对应关系查询方法

镁光的ddr芯片体上的Mark标志并不代表其型号，真正的型号需要上官网查询，具体方法如下：1，找到芯片的FBGACode，如下图中的D9RZT2，去官网搜索：D9RZT可得结果：或者搜索再输入FBGACode

Oh_my_God_L_C·2020-08-24 19:24

主板结构

构成接口CPU插槽引脚式DIP卡式SLOT针脚式Socket触点式LGA内存条插槽DDR连接硬盘和光驱等外设接口的插座SATA连接各种接口卡所需的扩展插槽PCIAGP连接键鼠,打印机和Modem的串并端口

WWIandMC·2020-08-24 18:25

i5 10400F配什么主板？

i510400F采用14纳米的十代CometLake架构，接口类型为LGA1200，拥有6核心12线程，主频为2.9GHz，睿频达4.3GHz，全核心可至4.00GHz，三级缓存达到12MB，内存最高支持DDR4

m0_50266919·2020-08-24 18:43

VIVADO调用MIG产生DDR3时实例化遇到的问题以及解决方法

[Place30-51]IDELAYCTRLelementshavebeenfoundtobeassociatedwithIODELAY_GROUP‘DDR3_IODELAY_MIG0’,butthedesigndoesnotcontainIODELAYelementsassociatedwiththisIODELAY_GROUP

石石为山·2020-08-24 18:01

嵌入式开发做什么

嵌入式开发就是需要大概了解各种BUS,DDR,UART,SDIO等，然后看文档会配置各个寄存器，使硬件能够工作？有想到有嵌入式开发的人去面试

yazhouren·2020-08-24 18:40

使用Modelsim仿真DDR3的example出错

在仿真DDR3核时，用modelsim编译时会出现下面错误：Error:can‘tread"env(XILINX)":nosuchvariable原因：在.do文件中指定的glbl.v文件的路径不对，vlog-incr

行舟人·2020-08-24 18:57

Lattice ddr3教程全攻略之仿真篇

Latticeddr3教程全攻略之仿真篇对于这部分，首先建议安装好diamond3.1,modelsimse10.1a这两个软件，如果想仔细分析DDR3的IP部分，可仔细阅读DDR3SDRAMControllerIPCoreUser

BACKKOM_D·2020-08-24 18:24

DDR3的配置及仿真教程

具体的DDR的内部工作情况以及一些情况，在之前的博客写过了。

day day learn·2020-08-24 17:13

DDR2 MIG核与DDR3 MIG核使用区别

本文中所讲DDR2MIG核是V5芯片的MIG核，DDR3MIG核是K7芯片的MIG核。一、建核区别DDR2MIg核的建立过程与DDR3Mig核的建立过程基本内容都是一致。

vegetable_birds123·2020-08-24 17:26

MTCNN的FPGA实现（一）SDK端程序的初步编写

目录一、单次调用IPcore1.1malloc方式实现内存1.2关于DDR调用的相关1.3调用IPcore1.4指针偏移值的问题1.5依然存在的问题二、PS端实现卷积2.1zynq的SDK测试

祥瑞Coding·2020-08-24 17:44

ARM用MIG调用DDR3的c程序解析

背景：用ARM（PS：zynq7processingsystem）控制Mig调用了DDR3，我们希望用IPcore控制Mig调用DDR3目录1platform.h与platform.h1.1d-cache

祥瑞Coding·2020-08-24 17:41

尝试用IPcore调用DDR3及相关知识

背景：之前通过PS通过MIG实现了对DDR的调用：ARM用MIG调用DDR3的c程序解析实践教程（一）用HLS生成IPcore实践教程（三）系统搭建与烧录实践教程（四）片上ARM运行程序实践教程（五）PS

祥瑞Coding·2020-08-24 17:41

FPGA基础知识（六）UG586 Mermoy Interface Solutions内存接口的生成与使用

DDR的内存较多，若可直接用FPGA调用则可以实现很多东西。目的：运用MIG调用DDR相关文档学习。

祥瑞Coding·2020-08-24 17:40

DDR3调试记录

FPGA采集视频数据并写到DDR3，然后从DDR3读出并送给显示终端显示。不能稳定显示。但用FPGA内部逻辑产生colorbar写到DDR3后读出来显示正常。因此DDR3部分逻辑没有问题。

weixin_34397291·2020-08-24 17:31

支持Xilinx FPGA中的32位 DDR4 SDRAM

尽管现代FPGA包含内部存储器，但可用存储器的数量始终比专用存储器芯片的存储器数量级低几个数量级。因此许多FPGA设计人员在其FPGA上附加某种类型的存储器也就不足为奇了。由于其高速和低成本，SDRAM是非常流行的存储器。它们不像静态存储器那样容易控制，因此经常使用SDRAM控制器。FPGA器件属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵，能够有效的解决原有的器件门电路数较少的问题。FP

英尚微电子·2020-08-24 17:32

DDR3内存的PCB仿真与设计

1概述当今计算机系统DDR3存储器技术已得到广泛应用，数据传输率一再被提升，现已高达1866Mbps.在这种高速总线条件下，要保证数据传输质量的可靠性和满足并行总线的时序要求，对设计实现提出了极大的挑战

weixin_33795743·2020-08-24 17:50

使用modelsim仿真DDR3时编译出错的解决方法

Modelsim10.1creleasenotesatesas:ProductChangesin10.1cRelease10.1bintroducedanewerror,number2902.Bydefaultinthe10.1xseriesofreleasesthisshouldhavebeenawarning.Infuturereleasesthiswillbecomeasuppressibl

weixin_30496431·2020-08-24 16:57

关于Lattice DDR3 diamond 联合modelsim逻辑仿真

一般来说，要想真正的了解其中的原理，验证逻辑有没有问题，那么，我们首先应该进行利用modelsim进行仿真，从开始了解DDR3到真正的仿真到现在的差不多可以在板子上跑起来，花了好长的时间，明明其中遇到的都是一些小问题

hay_j·2020-08-24 16:19

Xilinx FPGA提供DDR4内存接口解决方案

Xilinx提供了UltraScaleFPGA器件的高性能DDR4内存解决方案，每秒数据速率高达2400Mb。

英尚微电子·2020-08-24 16:35

英特尔Arria 10 SOC FPGA开发板硬件支持32位 DDR4 SDRAM

英特尔的SoC开发套件提供了开发定制ARM快速和简单的方法*处理器的SoC设计。设计生产率是Arria10SoC架构的驱动理念之一。Arria10SoC提供与上一代SoC的完全软件兼容性，广泛的ARM软件和工具生态系统以及增强的FPGA和数字信号处理（DSP）硬件设计流程。Arria10SoC旨在满足中端应用的性能和功耗要求.英特尔Arria10SoC结合了体系结构创新和TSMC的20nm工艺技术

英尚微电子·2020-08-24 16:55

Xilinx Kintex-7 FPGA开发板支持接口32位 DDR4 SDRAM

随着全球首个28nmFPGA的推出，赛灵思为设计人员提供了最广泛的可编程平台，包括新型器件的多功能性。XilinxKintex™-7FPGA的价格性能翻了一番，功耗和成本降低了一半，是当今无线通信等快速增长的应用的明确选择。设计人员可以利用具有卓越性能和连接性的一系列设备，而以前只限于大批量应用。高度集成的高速连接Kintex-7FPGA使设计人员能够构建出色的带宽和12位数字可编程模拟，同时满足

英尚微电子·2020-08-24 16:54

Sparten6/Kintex-7 DDR3 IP仿真实例

目录1、前言1.1、关于数据、地址等接口位宽说明1.2、DDR3读写时序理解2、仿真实例2.1、IP配置2.2、仿真模型搭建2.2.1、IPcore实例化2.2.2、添加仿真模型2.2.3、testbench

工作使我快乐·2020-08-24 15:01

寄存器、CACHE、RAM、ROM、flash相关概念整理

最基础的概念：1、RAM掉电数据丢失，ROM不会2、RAM分DRAM（DynamicRAM）和SRAM（StaticRAM），动态RAM需要定时刷新才能保存数据，例如DDR内存条，成本低，访问速度SRAM

光明磊·2020-08-24 14:25

ddr3调试经验分享（一）——modelsim实现对vivado中的MIG ddr3的仿真

Vivado中的MIG已经集成了modelsim仿真环境，是不是所有IP都有这个福利呢，不知道哦，没空去验证。第一步：使用vivado中的MIGIP生成一堆东西，这个过程自己百度。或者是ug586有stepbystep的，soeasy。生成之后是这样子的第二步：在modelsim中增加xilinx库编译库tool-->compilesimulationlibraries选择modelsim，我只会

weixin_34284188·2020-08-24 12:49

戴尔 G7 7588 安装 macOS Mojave教程

电脑配置规格详细信息电脑型号戴尔G77588笔记本电脑操作系统Windows10专业版64位处理器英特尔[email protected]六核主板戴尔0FDMYT(HM370芯片组)内存16GB(英睿达DDR42666MHz

小K先森·2020-08-24 06:59

Tomcat 在Windows Server 2003下自动关闭(自动宕机)

PCServer安装的系统是WindowsServer2003，内存DDR28002G，CPU:IntelE4500。

xiaozhilover·2020-08-24 04:31

wmic memphysical get maxcapacity存疑

然后是插槽，有两个ddr4插槽，最大支持频率2133MHZ。系统是64位系统，windows10。但是在cmd里，输入wmicmemphysicalgetmaxcapacity。

Vundo·2020-08-23 23:45

默认路由-静态路由-动态路由

3.一个支持DDR(dial-on-demandrouting)的网络中，拨号链路只在需要时才拨通，因此不能为动态路由信息表提供路由信息的变更情况。在这种情况下，网络也适合使用静态路由。

weixin_33971205·2020-08-23 20:26

乙嫣与你一起用精油第41天

今天给自己的配方主题是~女性呵护用的精油DDR、乳香、薰衣草、天竺葵、杜松、生姜、柚皮，主要调理的是乳腺和子宫，你也试试吧[爱心]图片发自App

乙嫣·2020-08-23 19:52

I2C与EEPROM

还有一个熟悉的词DDR2或DDR3，后面还会学习到的。ROM（Read

weixin_30432007·2020-08-23 07:31

DDR3控制器MIG调试总结

1.在调试K7FPGADDR3传输视频时，DDR3用的AXI接口操作，会出现DDR3内部数据错乱和收不到FDMA的last信号，经分析时因为板子设计缺陷，DDR3频率过高（ClockPeriod：800M

技术先生·2020-08-23 07:45

推荐频道

DDR