FPGA开发指南》

几种嵌入式可编程芯片的简介

这里写目录标题1MCU1.1定义1.2历史发展1.3分类1.4MCU几种常见类型2MPU2.1定义2.2MCU和MPU区别3DSP3.1含义3.2功能特点4FPGA4.1定义4.2特点5CPLD5.1定义
驽马同学·2023-10-12 18:33

简述JNI开发

参考：《JNI_NDK开发指南》（书籍）对JNI开发中的一些流程/细节进行总结与记录。
东邪丶·2023-10-12 18:55

超低延时 TCP/UDP IP核

实现以太网协议集当中的ARP、ICMP、UDP以及TCP协议一、概述TCP_IP核是公司自主开发的使用FPGA逻辑搭建的用于10G以太网通信IP。
hexiaoyan827·2023-10-12 18:25

前端-uniapp-开发指南

美团外卖微信小程序开发uniapp-美团外卖微信小程序开发P1成果展示P2外卖小程序后端，学习给小程序写http接口P3主界面配置P4首页组件拆分P13外卖列表布局筛选组件商家布局测试数据创建样式请求商家外卖数据封装请求并发请求uni-app框架调用https接口开发小程序提高vue技术前端技术课程需要具备vue基础知识uniapp-美团外卖微信小程序开发P1成果展示nodejs后台P2外卖小程序
amingMM·2023-10-12 17:07

陪诊系统|陪诊系统开发|陪诊小程序开发指南

随着移动互联网的快速发展，陪诊小程序的出现为医疗服务行业带来了全新的便捷体验。无需排队、无需等待，只需轻轻一点，陪诊小程序即可为患者提供全方位的陪诊服务。本文将为您介绍陪诊小程序的开发流程和其功能特点，帮助您了解并投入到这一便利的服务平台中。一、陪诊小程序开发流程陪诊小程序的开发流程可以分为以下几个关键步骤：1、需求分析：明确陪诊小程序的定位、目标用户、核心功能，以及其他特殊需求。2、界面设计：通
禾高网络·2023-10-12 17:32

Jetson Orin NX 开发指南（6）: VINS-Fusion-gpu 的编译和运行

一、前言由于Jetson系列的开发板CPU性能不是很好，因此在处理图像数据时往往需要GPU加速，而VINS-Fusion是针对同步定位与建图（SLAM）问题中十分出色的视觉算法，但是其在图像处理过程中资源消耗较大，仅仅依靠Jetson开发板的CPU往往很难实现事实效果。本文在此背景下介绍如何配置带有GPU加速的VINS-Fusion，主要参考以下文献https://github.com/pjram
想要个小姑娘·2023-10-12 16:45

基于FPGA的目标颜色识别追踪三——FIFO（同/异步FIFO）、DDR3

FIFO在数据处理过程中是十分重要的。同步FIFO比较简单，面试过程中手撕代码可能会用到。modulesFIFO#(parameterDATA_WIDTH=8,ADDR_WIDTH=4)(inputclk,inputreset_p,inputwr_en,input[DATA_WIDTH-1:0]wr_data,inputrd_en,outputreg[DATA_WIDTH-1:0]rd_data,
wu小学生·2023-10-12 13:11

数字IC笔面常考，跨时钟域神器。——异步FIFO（简介及手撕代码）

异步FIFO写在前面的话异步FIFO相关知识点FIFO简介FIFO结构应用场景（来源小梅哥《FPGA系统设计与验证实战指南》章节4.4）相关参数异步FIFO内部组成异步FIFO的Verilog代码（强烈建议手敲
IC_Brother·2023-10-12 13:28

Verilog功能模块——异步FIFO

前言FIFO的功能FIFO在FPGA中应用很多，它主要有以下功能：数据缓存，很多时候数据发送速度和数据接收速度并不实时匹配，而在其中插入一个FIFO，来临时存储数据，就能平衡发送和接收速度组合与分解数据
徐晓康的博客·2023-10-12 13:24

RK3588+FPGA+Cameralink高速相机解决方案

1.视频接入，其中可见使用LVDS，红外使用cameralink2.H264低倍率压缩编码本地存储3.H264压缩使用同步422接口或者网口UDP协议输出实时码流4.使用串口进行通讯，进行类似于可见、红外或者激光器或者地面控制软件等之间的通讯5.使用网络连接基于UDP协议的通讯控制6.集成相关光电载荷常用算法a.目标定位、目标测速测向b.目标跟踪c.动目标检测d.电子稳像e.目标检测f......
深圳信迈科技DSP+ARM+FPGA·2023-10-12 12:02

基于Kintex-7 FPGA的CameraLink视频开发案例｜Kintex-7/ZYNQ，支持Base与Full模式

前言CameraLink协议CameraLink协议是一种专门针对机器视觉应用领域的串行通信协议，它使用低压差分信号(LVDS)进行数据的传输和通信。CameraLink标准是在ChannelLink标准的基础上多加了6对差分信号线，其中4对用于并行传输相机控制信号，另外2对用于相机和图像采集卡之间的串行通信(本质就是UART的两根线)。CameraLink标准的视频传输模式分为三种：Base模式
Tronlong创龙·2023-10-12 12:00

CAMERALINK通信应用

在此提前说明下，CAMERALINK传输过程中皆为差分通信，可以直接连接至FPGA，也可以通过芯片转换为单端再连接FPGA。Cameralink接口说明：具体详细说明CC1：外
Eidolon_li·2023-10-12 12:26

FPGA面试题（3）

一.FPGA和CPLD区别FPGA：现场可编程门阵列CPLD：复杂可编程逻辑器件二.多位异步信号如何同步单比特异步信号慢时钟域->快时钟域：同步打拍快时钟域->慢时钟域：先拓展位宽再同步打拍多比特异步信号
Álegg xy.·2023-10-12 11:08

FPGA面试题（4）（跨时钟域处理）

跨时钟域处理方法慢->快快->慢单bit在快时钟域同步打拍，将信号同步到快时钟域展宽后同步打拍多bit异步FIFO异步FIFO+握手信号一.打两拍适用于单bit跨时钟域处理所谓的打两拍就是定义两级寄存器实现延时那为什么是打两拍，不是打一拍，打三拍？打拍的作用：第一拍是异步信号转同步信号，第二拍及以后是防止亚稳态传递。理论来说，打两拍也不是完全消除亚稳态，只是降低了亚稳态出现的概率。触发器进入亚稳态
Álegg xy.·2023-10-12 11:08

FPGA面试题（5）

一.FPGA可以综合实现为RAM/ROM/CAM的三种资源及注意事项三种资源：BLOCKRAM，触发器（FF），查找表（LUT）注意事项：1.生成RAM，首选BLOCKRAM。
Álegg xy.·2023-10-12 11:08

【PCIE720】基于PCIe总线架构的高性能计算（HPC）硬件加速卡

PCIE720是一款基于PCIExpress总线架构的高性能计算（HPC）硬件加速卡，板卡采用Xilinx的高性能28nm7系列FPGA作为运算节点，在资源、接口以及时钟的优化，为高性能计算提供卓越的硬件加速性能
北京青翼科技·2023-10-12 11:02

FPGA project ： flash_erasure

SPI是什么：SPI（SerialPeripheralInterface，串行外围设备接口）通讯协议，是Motorola公司提出的一种同步串行接口技术，是一种高速、全双工、同步通信总线，在芯片中只占用四根管脚用来控制及数据传输。应用：EEPROM、Flash、RTC、ADC、DSP等。优缺点：全双工通信，通讯方式较为简单，相对数据传输速率较快；没有应答机制确认数据是否接收，在数据可靠性上有一定缺陷
warrior_L_2023·2023-10-12 11:30

KubeVela篇10：KubeVela 私有云Terraform Provider Addon插件开发指南

如何DebugTerraformController摸索期，肯定会遇到很多问题，有些问题可以通过日记查看，而有些问题可能需要修改源码，添加一些用于排查问题的代码。例如，由于job中的容器执行完命令后就退出了，没办法通过exec-it命令进入容器查看当时的/data目录下执行的main.tf代码文件，也看不到当时的环境变量，可以修改源码给job加一条命令，用来查问题。将源码克隆下来后，卸载kubev
Java艺术·2023-10-12 10:28

【正点原子Linux连载】第二十七章 SPI实验 -摘自【正点原子】I.MX6U嵌入式Linux驱动开发指南V1.0

1）实验平台：正点原子阿尔法Linux开发板2）平台购买地址：https://item.taobao.com/item.htm?id=6036727444342）全套实验源码+手册+视频下载地址：http://www.openedv.com/thread-300792-1-1.html3）对正点原子Linux感兴趣的同学可以加群讨论：9354467414）关注正点原子公众号，获取最新资料更新第二十
正点原子·2023-10-12 06:12

FPGA学习笔记（九）SPI学习总结及stm32的HAL库下SPI配置

系列文章目录一、FPGA学习笔记（一）入门背景、软件及时钟约束二、FPGA学习笔记（二）Verilog语法初步学习(语法篇1)三、FPGA学习笔记（三）流水灯入门FPGA设计流程四、FPGA学习笔记（四
贾saisai·2023-10-12 06:12

zynq-7000嵌入式linux移植教程,Xilinx zynq-7000系列FPGA移植Linux操作系统详细教程

Xilinxzynq-7000系列FPGA移植Linux操作系统详细教程一：前言最近手上压了一块米联客的Miz7035，一块xilinxzynq-7000系列的开发板，想着正好学习一下linux在ARM9
Stella Ding·2023-10-12 03:13

基于FPGA和STM32的雷尼绍光栅尺读数头正交编码器数据解析

3.FPGA采集板（A，B两相信号）。代码//正交编码器，雷尼绍正交光栅编码器接口。
你熊哥·2023-10-12 03:57

C# Onnx GFPGAN GPEN-BFR 人像修复

效果项目代码usingMicrosoft.ML.OnnxRuntime;usingMicrosoft.ML.OnnxRuntime.Tensors;usingOpenCvSharp;usingSystem;usingSystem.Collections.Generic;usingSystem.Drawing;usingSystem.Windows.Forms;namespace图像修复{publi
天天代码码天天·2023-10-11 23:44

Jetson Orin NX 开发指南（5）: 安装 OpenCV 4.6.0 并配置 CUDA 以支持 GPU 加速

一、前言Jetson系列的开发板CPU性能不是很强，往往需要采用GPU加速的方式处理图像数据，因此本文主要介绍如何安装带有GPU加速的OpenCV，其中GPU加速通过CUDA来实现。参考博客Ubuntu20.04配置VINS-Fusion-gpu+OpenCV4.6.0-CSDN博客Ubuntu20.04配置VINS-Fusion-gpu+OpenCV4.6.0https://blog.csdn.
想要个小姑娘·2023-10-11 21:57

Jetson Orin NX 开发指南（4）: 安装 cuda 和 realsense

一、硬件说明可以在官网查看各个类型的相机说明Intel®RealSense™ComputerVision-DepthandTrackingcameras目前实验室常用的是D400系列的相机，如D435i相机，D455相机等，本文主要使用D435i相机D435i相机是一个RGB-D相机，也就是我们常说的深度相机，目前深度相机的实现原理主要分为三种：分别是结构光，Tof，双目成像。Realsense使
想要个小姑娘·2023-10-11 21:56

Jetson Orin NX 开发指南（2）: 基本环境配置

本文主要是在JetsonOrinNX系统烧录和组件安装完成后，对系统进行一些基本的配置，需要注意的是这里的系统其实也是ubuntu系统，并且由于选择的是，其对应的是ubuntu20.04系统，接下来我将介绍一些基本的配置。一、安装常用功能包1.1安装输入法首先更新镜像源sudoapt-getupdate然后安装ibus-pinyin包sudoapt-getinstallibus-pinyin-y安
想要个小姑娘·2023-10-11 21:26

Jetson Orin NX 开发指南（3）: 安装 ROS 系统

一、前言由于本专栏主要介绍如何将JetsonOrinNX作为自主无人机的机载电脑，因此需要ROS操作系统来实现各个模块的衔接，ROS支持在Linux系统上安装部署，因为ROS与Ubuntu兼容性最好，使用它的首选开发平台是Ubuntu，并且Ubuntu版本和ROS版本要一致。需要特别注意的是Ubuntu18.04对应melodic版本的ROS系统，Ubuntu20.04对应noetic版本的ROS
想要个小姑娘·2023-10-11 21:53

【SoC FPGA】外设PIO按键点灯

编译黄金工程三、生成相应的文件，转移至sd卡内一、dtb设备树文件二、rbf文件三、替换sd卡内的dtb和rbf文件四、生成hps_0.h三、C语言实现一、创建并配置工程二、C语言实现按键点灯四、连接SoCFPGA
EPCCcc·2023-10-11 17:09

soc FPGA（一）

基于小梅哥AlteraSOCFPGA视频课程，基于CycloneVSOCFPGA：https://www.bilibili.com/video/BV1dE411i7gN?
tatakae·2023-10-11 17:35

Cyclone V SoC FPGA学习之路第一章：综述

CycloneVSoCFPGA学习之路第一章：总体了解关键词：adaptivelogicmodules–ALM自适应逻辑模块logicarrayblock--LAB逻辑阵列块memoryLAB--MLAB
小宋打工日记·2023-10-11 17:33

HPS SoC和FPGA联合使用例程

本教程演示了如何使用HPS/ARM与FPGA进行通信。我们将为DE10标准开发板介绍如何根据官方的DE10_Standard_GHRD工程开发出自己的My_GRHD工程。
吃瓜。·2023-10-11 17:02

SocKit系列—— # FPGA、SOC相关概念

FPGA相关概念FPGA与CPLD的区别：正点原子开拓者P32FPGA基于SRAM编程（任意次数），CPLD基于EEPROM或FLASH存储器编程CPLD主体结构是与或阵列，FPGA是查找表+寄存器。
一只活蹦乱跳的大鲤鱼·2023-10-11 17:31

DE1-SoC软件实验（三）—— HPS控制FPGA端的LED，实现流水灯的效果

文章目录实验目的实验内容知识需求实现的原理hps_0.h头文件的理解C程序编写下载sof文件到开发板启动DE1-SoC中的Linux系统执行例程实验目的本实验是为学习HPS（ARM）如何和FPGA进行交互
Fighting_XH·2023-10-11 17:30

由SoC到SOPC、SoC FPGA ，异同优缺点的介绍及常见应用场景

由SoC到SOPC、SoCFPGA，异同优缺点的介绍及常见应用场景目录由SoC到SOPC、SoCFPGA，异同优缺点的介绍及常见应用场景说一说一、关于SoC二、关于SOPC1.概念2.优缺点三、关于SoCFPGA
Fighting_XH·2023-10-11 17:00

DE1-SoC笔记（二）—SoC FPGA开发设计流程总结（de1教程2.1节）

文章目录1、所需要的软件1.1硬件设计部分1.2软件设计部分1.3putty2、各软件的作用3、SoCFPGA设计流程3.1、用Qsys构建Hardware系统3.2、生成Preloader和DeviceTree3.3
Fighting_XH·2023-10-11 17:00

【SoC FPGA】HPS启动过程

SoCHPS启动流程BootROMPreloaderBootLoaderHPS的启动是一个多阶段的过程，每一个阶段都会完成对应的工作并且将下一个阶段的执行代码引导起来。每个阶段均负责加载下一个阶段。第一个软件阶段是引导ROM，引导ROM代码查找并且执行称为预加载器的第2个阶段软件。预加载器如果找到下一个阶段软件，那么对其执行。预加载器和接下来的引导阶段(如果存在)统称为用户软件。用户软件位于HPS
白码王子小张·2023-10-11 17:29

FPGA---UDP通信求助

项目场景：使用UDP进行回环，网络调试助手，发送数据通过UDP接收模块接收，解析出数据，给到UDP发送模块，传回上位机。问题描述UDP接收模块中，接收到的CRC校验值与自己计算CRC校验值进行判断，相符后将数据解析给发送端，否则回到空闲状态。当加上CRC校验判断后，回环会有无法接收现象。去掉CRC判断，数据回环无误。（1）现确定crc计算模块无误，crc_result为接收上位机的值，crc_su
C.V-Pupil·2023-10-11 17:41

千兆以太网传输层 UDP 协议原理与 FPGA 实现（UDP回环）

文章目录前言心得体会一、UDPGMII回环测试工程介绍二、UDPGMII回环测试工程顶层设计三、UDPGMII回环测试工程仿真设计四、UDPGMII回环测试工程仿真波形五、UDPGMII回环测试工程上板演示前言经过前面章节的理论讲解和模块设计，相信大家已经对以太网传输以及如何实现以太网通信有了一定的了解。为了验证前面章节的内容，我们将进行以太网回环案例。通过判断回环数据是否一致，对前面章节内容和设
C.V-Pupil·2023-10-11 17:38

【TES720D】基于复旦微的FMQL20S400全国产化ARM核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、EMMC、
北京青翼科技·2023-10-11 13:40

01 初识FPGA

01初识FPGA一.FPGA是什么FPGA（FiledProgrammableGateArray），现场可编程门阵列，一种以数字电路为主的集成芯片，属于可编程逻辑器件PLD的一种。
おもいね·2023-10-11 09:49

# 02 初识Verilog HDL

02初识VerilogHDL‍对于Verilog的语言的学习，我认为没必要一开始就从头到尾认真的学习这个语言，把这个语言所有细节都搞清楚也不现实，我们能够看懂当前FPGA的代码的程度就可以了，随着学习FPGA
おもいね·2023-10-11 09:49

02 认识Verilog HDL

02认识VerilogHDL‍对于Verilog的语言的学习，我认为没必要一开始就从头到尾认真的学习这个语言，把这个语言所有细节都搞清楚也不现实，我们能够看懂当前FPGA的代码的程度就可以了，随着学习FPGA
おもいね·2023-10-11 09:45

前端-Vue-开发指南

VueJS开源文档拉入vscode安装node.js安装vue脚手架components:组件router：路由创建新组建：assets：系统图片存放地址main.js：vue脚手架对象存放地（新的包要放在里面）属性computedslot插槽errorStringsmustusesinglequotequotes前端框架——Vue小驿站（1）Vue数据驱动的概念模型Vue常用指令-----元素S
amingMM·2023-10-11 08:55

前端-Vue-element-开发指南

电商管理系统框架Vue-element电商管理系统电商管理系统框架1介绍了解项目实战的学习目标2电商项目基本业务概述3后台管理系统功能划分4项目开发模式技术选型5项目初始化可视化面板配置6配置码云SSH7托管云8安装mysql9API服务器Postman调试10分析登陆和token原理11登陆页面子分支12登陆退出项目结构13渲染Login组件路由重定向14绘制登录盒子15绘制默认头像16绘制登录
amingMM·2023-10-11 08:24

移动应用-Android-开发指南

Android-UI开发指南AndroidStudio调试UI设计UI框架布局Layout文本框android的活动Activity基本概念Activity的生命周期Activity栈创建Activity
amingMM·2023-10-11 08:53

USRP error：Expected FPGA compatibility number 38, but got 36

USRPX系列要将镜像烧到fpga的flash中，如果flash中本来就有镜像，会产生版本不匹配的问题（因为这里用的不是全新的设备，之前的UHD版本可能较低）按照提示，重新烧入最新版fpga镜像即可如果提示所需要的版本更低
北狼999·2023-10-11 06:19

厚物科技PXIe机箱PXI机箱PXIe台式测控平台HW-1093d

寸标准机架式安装内置厚物科技PXIe-9180或PXIe-9170控制器内置厚物科技3U9槽PXIe/PXI背板背板基于PCIeGen3.0技术提供8个PXIe/PXI扩展槽兼容数采、模块化仪器、航空总线、FPGA
厚物科技·2023-10-11 03:20

基于FPGA的中值滤波设计————（4）矩阵求取中值算法模块

一、功能原理描述前面我们成功找到了3x3的矩阵模板c1~c9，在这一章我们接着需要实现的是midfilter模块，其功能就是通过比较的方式寻找矩阵的中值，用它来代替图像的每一个像素点。如何寻找矩阵的中值呢?分为三步：第一步：将矩阵的三行的每一行都按照{大、中、小}的位置顺序排序；第二步：比较矩阵第一列3个数的大小，取出最小值；比较第二列的大小取出中值，比较第三列的大小取出最大值；第三步：将第二步取
会飞的梦想家·2023-10-11 00:12

【【萌新的SOC学习之重新起航SOC】】

萌新的SOC学习之重新起航SOCZYNQPL部分等价于Xilinx7系列FPGAPS端：Zynq实际上是一个以处理器为核心的系统，PL部分可以看作是它的一个外设。
ZxsLoves·2023-10-10 23:50

一种超轻量级神经网络加速器实现

三验证网络模型：优化设计的YOLOV3FPGA硬件平台：ZYNQ7020性能：35FPS（150MHz）资源消耗7KLUT四参考文献[1]T
WEIKW·2023-10-10 22:50
上一页 47 48 49 50 51 52 53 54 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他