FPGA时钟

24 2021-06-30 Morning Page

就像时钟一直是向前走，不存在某个时间点往回走，除非钟有问题。当然在物理层面上，有可能发生时间倒流，但那是理论物理的范畴，不在这次讨论范围内。2.既然时间不可管理，那么能管理的就是人自身了。
Samwise·2024-01-29 23:25

PCIe链路层训练过程

1，什么是symbollock和bitlockPCIe总线的的接收端链路上没有时钟，因此获取时钟的办法是通过接收到发送端发过来的报文信息（带有时钟信息）来获取时钟信息，将此过程称之为bitlock，同理
攻城狮Adam·2024-01-29 19:13

LINUX DDR驱动知识（转）

从技术上分析，DDRSDRAM最重要的改变是在界面数据传输上，其在时钟信号上升缘与下降缘时各传输一次数据，这使得DDR的数据传输速率为传统SDRAM的两倍。
玛丽奥ZJY·2024-01-29 17:18

DDR内存时序指南

从技术上分析，DDRSDRAM最重要的改变是在界面数据传输上，其在时钟信号上升缘与下降缘时各传输一次数据，这使得DDR的数据传输速率为传统SDRAM的两倍。
wujiangguizhen·2024-01-29 17:47

教室有束光

（1）时钟指向下午四点，开会已经进行了一个小时，旁边的丁老师提醒我群里有家长@我。一看手机，菲的爸爸妈妈先后在群里和私信中问我孩子什么时候能放学到家。给主持会议的老师打个招呼，急匆匆赶到教室。
麦穗和小叮当们·2024-01-29 17:08

电路基础知识——常见晶振电路

二、无源晶振无源晶振有2个引脚，需要借助于外部的时钟电路(接到主IC内部的震荡电路
BaIIandawang·2024-01-29 17:25

电路基础知识之有源晶振设计

无源晶振是无极性器件，需要借助时钟电路产生振荡信号，自身无法起振，信号电平根据起振电路来决定的，无源晶振可以适用于多种电压和多种不同时钟信号电压的要求，有直插两脚封装、贴片两脚封装以及贴片四角封装；有源晶振是一个完整的振荡器
有资小家书小本·2024-01-29 17:54

晶振相关知识

在单片机系统里晶振的作用非常大，它结合单片机内部的电路，产生单片机所必须的时钟频率，单片机的一切指令的执行都是建立在这个基础上的，晶振的
小阳先生的宝库·2024-01-29 17:54

ISE中逻辑分析仪ChipScope的使用

基本上采用了典型外部逻辑分析仪的理念和功能，却无需额外的逻辑分析设备、测试I/O、电路板走线和探点，只要建立一个对应的文件并做相关设置后，与当前工程捆绑编译，用一根JTAG接口的下载电缆连接到要调试的FPGA
YprgDay·2024-01-29 15:47

Vivado中嵌入式逻辑分析仪ILA的使用（2）

FPGA综合出来的电路都在芯片内部，基本上是没法用示波器或者逻辑分析仪器去测量信号的，所以xilinx等厂家就发明了内置的逻辑分析仪。
Pilgrim2017·2024-01-29 15:16

嵌入式中逻辑分析仪的基本使用方法

逻辑分析仪是利用时钟从测试设备上采集和显示数字信号的仪器，最主要的作用在于时序判定。逻辑分析仪与示波器不同，它不能显示连续的模拟量波形，而只显示高低两种电平状态（逻辑1和0）。
ST小智·2024-01-29 15:45

Stm32学习笔记，3万字超详细

Stm32学习笔记文章目录Stm32学习笔记前言的前言前言笔记Stm32三种开发方式的区别为什么Stm32初始化外设都需要先打开时钟GPIO八种模式Stm32寄存器映射Stm32中的位段映射Stm32中的时钟系统
TheBszk·2024-01-29 14:56

【FPGA】：ip核--Divider(除法器)

本文转自：【FPGA】：ip核–Divider(除法器)二、Divider(除法器)概述除法器顾名思义，用来做除法运算。
岁岁人如旧·2024-01-29 13:10

Mealy FSM and Moore FSM特点、转换以及verilog实现方式

此时，其输出表达式为输出信号=G（当前状态）；时钟同步的Moore状态机结构如下图所示，从图中可以看出其输出逻辑G的输出仅由当前状态决定。Mealy状态机：时序逻辑输出不但取决于状态
Zokion·2024-01-29 13:39

FPGA逻辑资源评估之BRAM（以Xilinx为例）

在FPGA逻辑设计时，需要参考所需逻辑资源对FPGA进行选型，其中一项就是对BRAM的评估，在这里以xilinxUltraSCALE+系列FPGA为例，对BRAM进行简单介绍。
wkonghua·2024-01-29 13:38

FPGA实现八位数字抢答器设计

一.设计要求八位数字抢答器设计要求：抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0~S7表示。设置一个系统清除和抢答控制开关S，该开关由主持人控制。抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如,30秒）。当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂
FPGA之旅·2024-01-29 13:08

FPGA抢答器设计

clk时钟信号b1~b6抢答按钮reset复位按钮shield屏蔽标志位stop倒计时暂停标志位show显示器alarm1
wef@~@·2024-01-29 13:38

URAM和BRAM 的区别

无论是7系列FPGA、UltraScale还是UltraScalePlus系列FPGA，都包含BlockRAM（BRAM），但只有UltraScalePlus芯片有UltraRAM也就是我们所说的URAM
shenlansee·2024-01-29 13:37

Xilinx FPGA BRAM使用方法

BRAM使用方法在利用fpga进行数据处理的过程中，对高速数据采集或者传输的过程中，需要对数据尽心缓存，缓存一般有两种不同的方法，一种是FIFO，一种是RAM，FIFO在vivado中提供IP核，FIFO
一支绝命钩·2024-01-29 13:36

FPGA | BRAM和DRAM

BRAM(BlockRAM)Blockram由一定数量固定大小的存储块构成的，使用BLOCKRAM资源不占用额外的逻辑资源，并且速度快。但是使用的时候消耗的BLOCKRAM资源是其块大小的整数倍。如Xilinx公司的结构中每个BRAM有36Kbit的容量，既可以作为一个36Kbit的存储器使用，也可以拆分为两个独立的18Kbit存储器使用。反过来相邻两个BRAM可以结合起来实现72Kbit存储器，
初雪白了头·2024-01-29 13:35

Xilinx 7系列 BRAM概述

Xilinx7系列FPGA中的块RAM可存储36Kb的数据，可以配置为两个独立的18KbRAM或一个36KbRAM。
FPGA自学笔记分享·2024-01-29 13:34

FPGA中除法器IP核乘法器IP核使用

FPGA中除法器IP核乘法器IP使用1.除法器IP核有两种，3.0是最大支持32bit的被除数除数；4.0是最大支持64bit的被除数除数；研究电机时需要计算步数，都仅仅需要32bit因此选择3.0；2
小时姐姐·2024-01-29 13:04

IC学习笔记16——阻塞赋值和非阻塞赋值

非阻塞赋值语句是并行执行的，等到一个时钟完成后才完成赋值，而阻塞赋值是顺序执行的**，下一条赋值语句要等到上一条赋值语句完成后才能赋值**，并且阻塞赋值是立即完成的；非阻塞赋值代码如下所示：always
海纳百川13·2024-01-29 13:34

用FPGA实现多人抢答器

测试题目“三人抢答器”要求：（1）答题开始后，由主持人按下“开始”键后进入抢答环节；（2）每人一个抢答按钮，有人抢答成功后，其他人再抢答无效；（3）当某人抢答成功时，抢答器系统发出半秒的低频音，并在数码管上显示该组别序号；（4）每个人初始分数为0，抢答成功得到一分，并在数码管上显示3人的得分；（每人分配一个数码管用于显示分数，显示“0~9”）（5）抢答成功后，10秒倒计时，并在数码管上显示。倒计时
m0_54472634·2024-01-29 13:33

基于FPGA的4路抢答器verilog，quartus

名称：基于FPGA的4路抢答器verilog（代码在文末付费下载）软件：Quartus语言：Verilog要求：1.主持人具有最高优先级，实现4路公平抢答判决。2.具有选手提前抢答和抢答成功指示。
FPGA代码库·2024-01-29 13:03

数字式竞赛抢答器Verilog代码Quartus软件AX301开发板

文末获取）软件：Quartus语言：Verilog代码功能：数字式竞赛抢答器设计设计一个可容纳四组参赛者同时抢答的数字抢答器要求:(1)能断第一抢答者并报警指示抢答成功,其他组抢答均无效(2)设计倒计时时钟
FPGA代码库·2024-01-29 13:03

[转]Bram和Dram的区别

选择distributedmemorygenerator和blockmemorygenerator标准：Dram和bram区别：1、bram的输出需要时钟，dram在给出地址后既可输出数据。
ddk43521·2024-01-29 13:02

【FPGA教程案例11】基于vivado核的除法器设计与实现

FPGA教程目录MATLAB教程目录-----------------------------------------------------------------------------------
fpga和matlab·2024-01-29 13:32

为什么时序逻辑电路会落后一拍？

FPGA初学者可能经常听到一句话：“时序逻辑电路，或者说用<=输出的电路会延迟（落后）一个时钟周期。”但在仿真过程中经常会发现不符合这一“定律”的现象–明明是在仿真时序逻辑，怎么输出不会落后一拍？
单刀FPGA·2024-01-29 13:30

数字式竞赛抢答器(基于Quartus的原理图设计)FPGA

数字式竞赛抢答器(基于Quartus的原理图设计)FPGA一.设计思路二.实现过程1.第一信号鉴别锁存模块+犯规电路(1)使用器件74175，带公共时钟和复位四D触发器(2)原理a.比赛开始前，主持人复位按钮
月月如常·2024-01-29 13:30

【FPGA】Verilog描述电路的三种方式（结构化、数据流和行为化）

前言众所周知，Verilog是作为一种HDL（HardwareDescriptionLanguage，硬件描述语言）出现的，它的主要功能是在不同的抽象层级上描述电路，从而实现电路设计。那么到底该如何描述电路？Verilog提供了3种不同的方式：结构化描述方式（结构模型，StructuralModeling）数据流描述方式（数据模型，Dataflowmodeling）行为级描述方式（行为模型，Beh
单刀FPGA·2024-01-29 13:59

xilinx FPGA 除法器ip核（divider）的使用（VHDL&Vivado）

一、创建除法ip核vivado的除法器ip核有三种类型，跟ISE相比多了一个LuMult类型，总结来说就是LuMult：使用了DSP切片、块RAM和少量的FPGA逻辑原语（寄存器和lut），所以和Radix2
坚持每天写程序·2024-01-29 13:58

FPGA原理与结构（8）——块RAM（Block RAM,BRAM）

系列文章目录：FPGA原理与结构（0）——目录与传送门一、BRAM简介大家对于RAM应该并不陌生，RAM就是一张可读可写的存储表，它经常被拿来与ROM进行对比，相比之下，ROM只可读。
apple_ttt·2024-01-29 13:28

FPGA 通过 UDP 以太网传输 JPEG 压缩图片

FPGA通过UDP以太网传输JPEG压缩图片简介在FPGA上实现了JPEG压缩和UDP以太网传输。
OpenFPGA·2024-01-29 13:23

AI 黑科技，老照片修复，模糊变高清

我拿“自己”的旧照片试了一下，先看效果对比：右侧为修复后只看人脸部分GFPGANhttps://arxiv.org/pdf/2101.04061.pdfFPGAN算法由腾讯PCGARC实验室提出，其相关论文已被
统计学家·2024-01-29 11:04

STM32 引脚重映射

目录文章目录前言一、引脚重映射的作用二、重映射使用的库函数2.1RCC_APB2PeriphClockCmd函数2.2GPIO_PinRemapConfig函数三、重映射步骤四、重映射代码示例4.1开启AFIO时钟
Echo_cy_·2024-01-29 11:47

基于大数据平台的kylin安装部署手册

目录一.单例Kylin部署1.环境准备1.1软件要求1.2硬件要求1.3Hadoop环境1.4安装前环境检查1.4.1开启时钟同步1.4.2安装net-tools1.4.3检查hbase是否可用1.4.4
猿来孺词·2024-01-29 10:26

Android 13.0 SystemUI下拉状态栏定制二 锁屏页面横竖屏时钟都居中功能实现二

1.前言在13.0的系统rom定制化开发中，在关于systemui的锁屏页面功能定制中，由于在平板横屏锁屏功能中，时钟显示的很大，并且是在左旁边居中显示的，由于需要和竖屏显示一样，所以就需要用到小时钟显示
安卓兼职framework应用工程师·2024-01-29 10:20

单板计算机(SBC)-片上系统(SOC)嵌入式C++和FPGA(VHDL)

要点：片上系统/单板计算机嵌入式C++及VHDL编程单板计算机(RaspberryPi)C++实现MQTT监控房间门锁，灯光，并使用RESTful提示状态单板计算机(ESP8266)C++无线网络MQTT土壤湿度监测仪，实现HTTP服务器，创建网页版监控界面，构建ESP8266监控固件，单板计算机集成到IP网络，添加二氧化碳检测传感器，使用GPIO和PWM控制继电器和直流压控风扇片上系统(SOC)
亚图跨际·2024-01-29 08:26

南京观海微电子---如何减少时序报告中的逻辑延迟

1.引言在FPGA逻辑电路设计中，FPGA设计能达到的最高性能往往由以下因素决定：▪工作时钟偏移和时钟不确定性；▪逻辑延迟：在一个时钟周期内信号经过的逻辑量；▪网络或路径延迟：Vivado布局布线后引入的延迟量
9亿少女的噩梦·2024-01-29 08:24

蓝桥杯备战——8.DS1302时钟芯片

1.分析原理图由上图可以看到，芯片的时钟引脚SCK接到了P17,数据输出输入引脚IO接到P23,复位引脚RST接到P13。
@NachoNEKO·2024-01-29 08:24

BKP备份寄存器、RTC实时时钟

目录1.BKP(BackupRegisters)备份寄存器2.RTC(RealTimeClock)实时时钟1.BKP(BackupRegisters)备份寄存器BKP可用于存储用户应用程序数据。
时光の尘·2024-01-29 06:19

HPS SoC和FPGA联合使用例程

本教程演示了如何使用HPS/ARM与FPGA进行通信。我们将为DE10标准开发板介绍如何根据官方的DE10_Standard_GHRD工程开发出自己的My_GRHD工程。
zhou_sking·2024-01-29 05:41

FPGA中的HPS

使用轻量级HPS-to-FPGA桥接器连接需要由HPS控制的IP（轻量级HPS到FPGA桥接器允许HPS中的主设备访问SoC器件的FPGA部分中的内存映射控制的从端口。
whocarea·2024-01-29 05:41

quartus如何烧写FPGA程序

1.连接好JTAG线，点击烧写按钮2.选择USB串口3.生成jic文件，点击File-CoventProgrammingFile...-根据芯片型号选择正确的4.删除旧版本程序，添加新版程序4.勾选前两项
徐徐如风XR·2024-01-29 05:41

Quartus FPGA JTAG配置芯片固化(Cyclone IV）

CycloneIV配置芯片固化FPGA有三种配置下载方式：主动配置方式(AS)，被动配置方式(PS)和最常用的基于JTAG的配置方式。
闲庭信步sss·2024-01-29 05:09

Modelsim SE 10.5安装教程

大学老师爱教VHDL语言，但是进入社会以后，基本都是VerilogHDL语言，简单易学，建议用Verilog来仿真与做FPGA工程。一、资源：Modelsim_
GBXLUO·2024-01-29 05:08

STM32CubeMX教程28 SDIO - 使用FatFs文件系统读写SD卡

目录1、准备材料2、实验目标3、FatFs轮询读取SD卡流程3.0、前提知识3.1、CubeMX相关配置3.1.0、工程基本配置3.1.1、时钟树配置3.1.2、外设参数配置3.1.3、外设中断配置3.2
OSnotes·2024-01-29 05:05

STM32CubeMX教程29 USB_HOST - 使用FatFs文件系统读写U盘

1、准备材料2、实验目标3、USB概述3.1、USB协议3.2、USB设备3.3、USB接口3.4、硬件原理4、实验流程4.0、前提知识4.1、CubeMX相关配置4.1.0、工程基本配置4.1.1、时钟树配置
OSnotes·2024-01-29 05:05

STM32CubeMX教程30 USB_DEVICE - MSC外设_读卡器

目录1、准备材料2、实验目标3、实验流程3.0、前提知识3.1、CubeMX相关配置3.1.0、工程基本配置3.1.1、时钟树配置3.1.2、外设参数配置3.1.3、外设中断配置3.2、生成代码3.2.0
OSnotes·2024-01-29 05:05
上一页 17 18 19 20 21 22 23 24 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他