FPGA项目实践

Diamond软件的使用--(1)软件安装及配置

3.12版本64位官网链接(简单注册账户即可下载)：https://www.latticesemi.com/en/Products/DesignSoftwareAndIP/FPGAandLDS/LatticeDiamond
zidan1412·2024-02-09 19:07

Diamond3.5软件的使用--(2)新建工程并生成可烧录文件

相关参考：https://www.stepfpga.com/doc/lattice_diamond%E7%9A%84%E4%BD%BF%E7%94%A8====1.新建工程并导入verilog文件===
zidan1412·2024-02-09 19:07

vscode开发FPGA(0)--windows平台搭建

一、从官网下载安装VScodeDownloadVisualStudioCode-Mac,Linux,Windows二、安装配置插件1.安装Chinese（simplified）中文汉化包2.安装Verilog-HDL/systemVerilog插件(支持verilog语法)3.配置CTagsSupport插件(支持代码跳转)1)在github下载universalctags最新版本Release2
zidan1412·2024-02-09 19:35

VH6501CAN干扰仪CANDisturbance干扰测试

因为VH6501中的FPGA时钟频率是160Mhz，所以一个tick就是6.25ns，而CAN总线速率100kbi
LLLTM·2024-02-09 11:51

Quartus工程的qsf配置约束文件介绍

一、qsf文件概述qsf：QuartusSettingFile，是Quartus工程的配置文件；包含一个Quartus工程的所有约束，包括工程的软件版本信息、FPGA器件信息、引脚约分配、引脚电平分配，
GBXLUO·2024-02-09 09:02

用pcimem读写x64平台下的PCIE外设寄存器

背景在之前的一篇文章用devmem2读写设备IO内存中，我介绍了devmem2这个通过读写/dev/mem文件实现从用户空间访问外设寄存器的工具，但是对于PCIE设备，特别是FPGA模拟出来的自定义PCIE
六个九十度·2024-02-09 05:11

FPGA_ip_pll

一pllip核简介pll即锁相环，可以对输入到fpga的时钟信号，进行分频，倍频，占空比的调整，从而输出期望的时钟。
哈呀_fpga·2024-02-08 23:24

FPGA_工程_基于Rom的VGA图像显示

一工程框图框图中，CLK_in，Vga_ctrl，Vga_pic模块已有，只需要对顶层模块进行修改，并将romip例化添加到Vga_pic模块的.v文件中，对Vga_pic的.v文件进行一定修改。二理论补充显示图像的方法：使用matlab将图像格式转化为，.mif数据文件，再使用.mif数据文件对Rom进行初始化。三信号Vga_pic模块修改后框图
哈呀_fpga·2024-02-08 23:24

【FPGA开发】Modelsim和Vivado的使用

本篇文章包含的内容一、FPGA工程文件结构二、Modelsim的使用三、Vivado的使用3.1建立工程3.2分析RTLANALYSIS3.2.1`.xdc`约束（Constraints）文件的产生3.3
Include everything·2024-02-08 22:56

【JavaScript学习路线——详细讲解】

JavaScript基础3.HTML/CSS与JavaScript结合4.进阶JavaScript5.前端框架与库6.API与HTTP通信7.移动端和PWA8.Node.js和后端开发9.测试和部署10.全栈项目实践
程序员不想敲代码啊·2024-02-08 16:26

【芯片设计- RTL 数字逻辑设计入门 番外篇 9 -- SOC 中PL端与PS端详细介绍】

之间的协同设计和开发工具ProgrammableLogicandProcessingSystem在系统级芯片（SoC）的上下文中，“PL”通常指的是可编程逻辑（ProgrammableLogic）部分，特别是在使用了FPGA
CodingCos·2024-02-08 16:34

【毕业设计】42基于FPGA的LCD1602控制器设计仿真与实现（原理图+仿真+源代码+论文）

【毕业设计】42基于FPGA的LCD1602控制器设计仿真与实现（原理图+仿真+源代码+论文）文章目录【毕业设计】42基于FPGA的LCD1602控制器设计仿真与实现（原理图+仿真+源代码+论文）资料要求任务书设计说明书摘要设计框架架构设计说明书及设计文件源码展示资料要求包含此题目毕业设计全套资料
cqtianxingkeji·2024-02-08 15:51

Xilinx FPGA——在线升级

同以前单片机在线升级的做法一样，本质就是通信+Flash操作+跳转。一、通信驱动我使用的是UDP有线传输，二、Flash芯片驱动规划Flash芯片的区域，一般bootloader放在起始位置，APP放在bootloader之后的空白区域。2.1Flash擦除我使用的是扇区擦除2.2Flash编程我使用的是页编程。三、ICAP原语跳转
仲南音·2024-02-08 15:45

精彩案例详解 | Samtec联合艾睿开发新型英特尔Agilex™ 5 E系列 SoC 开发套件

随着"智能边缘"性能的提升，这些计算由使用多核CPU、FPGA、SoC等的嵌入式设备实现。智能边缘和嵌入式计算应用结合了更快的速度和更低的功率密度。
SamtecChina2023·2024-02-08 13:26

项目实践：SpringBoot三招组合拳，手把手教你打出优雅的后端接口

作者：RudeCrab来自：掘金原文链接：https://juejin.im/post/5e7ab0bae51d45271b749815前言一个后端接口大致分为四个部分组成：接口地址（url）、接口请求方式（get、post等）、请求数据（request）、响应数据（response）。如何构建这几个部分每个公司要求都不同，没有什么“一定是最好的”标准，但一个优秀的后端接口和一个糟糕的后端接口对比
码农小光·2024-02-08 12:47

AD9361纯逻辑控制从0到1连载4-AD9361数据接口

参考文件《AD9361InterfaceSpecv2.5.pdf》AD9361和FPGA的数据接口如下图中红色框标识。可以配置为CMOS模式和LVDS模式。
冰冻土卫二·2024-02-08 07:40

FPGA_简单工程_数码管静态显示

一理论数码管是一种半导体发光器件，基本单位是发光二极管。以六位八段数码管为例，每段需要一个端口信号，6+8=14位。74HC595芯片：8位串行输入，并行输出的位移缓存器，其内部具有8位移位寄存器和一个存储器，具有三态输出的功能。二电路开发板：使用开发板上6位8段数码管，74HC595芯片。驱动6位8段数码管00000000->FFFFFFFF，循环显示，间隔0.5s。三信号框图（层次化设计思想）
哈呀_fpga·2024-02-08 07:05

FPGA -VGA显示

一、VGA简介VGA（VideoGraphicsArray）视频图形阵列是IBM于1987年提出的一个使用模拟信号的电脑显示标准。VGA接口即电脑采用VGA标准输出数据的专用接口。VGA接口共有15针，分成3排，每排5个孔，显卡上应用最为广泛的接口类型，绝大多数显卡都带有此种接口。它传输红、绿、蓝模拟信号以及同步信号(水平和垂直信号)。VGA显示原理：VGA通过引脚的模拟电压(0V-0.714V)
weixin_47300459·2024-02-08 06:32

ZYNQ——FPGA工程之VGA彩条显示

参考：https://blog.csdn.net/Taneeyo/article/details/115180568?spm=1001.2014.3001.5501https://www.bilibili.com/video/BV17U4y157gp?spm_id_from=333.999.0.0本文的工程下载链接：https://download.csdn.net/download/weixin
不缺席的阳光·2024-02-08 06:32

FPGA—VGA 显示器显示彩条（附代码）

目录1.理论2.实操2.1顶层设计2.1.1模块框图2.1.2代码编写2.1.3仿真验证2.2时钟生成模块2.3VGA时序控制模块2.3.1模块框图2.3.2波形图绘制2.3.3代码编写2.3.4仿真验证2.4图像数据生成模块2.4.1模块框图2.4.2波形图绘制2.4.3代码编写3.总结1.理论VGA简介图像显示设备在日常生活中随处可见，例如家庭电视机、计算机显示屏幕等，这些设备能够显示数据图像
咖啡0糖·2024-02-08 06:00

FPGA的VGA显示基础实验

文章目录VGA介绍基本定义管脚定义VGA显示原理VGA通信协议VGA时序解析VGA显示字符实验准备建造工程运行结果VGA显示彩色条纹工程结果展示VGA显示彩色图片准备工程ROMIP核PLLIP核调用Verilog文件内容结果展示总结参考资料VGA介绍基本定义VGA（VideoGraphicsArray）视频图形阵列是IBM于1987年提出的一个使用模拟信号的电脑显示标准。VGA接口即电脑采用VGA
小艺的小依·2024-02-08 06:29

FPGA学习记录：第28章 VGA显示器驱动设计与验证

硬件平台：CycloneIVEEP4CE10F17C8开发平台：QuartusII64-BitVersion13.0.1Build23206/12/2013SP1SJFullVersion开发板：野火征途pro实验项目：vga_colorbar实验模块：vga_ctrl学习心得：1.简单驱动设计的流程与方法2.各驱动模块之前的时序匹配。3.模块之间有闭环，牵一发而动全身，所以在分别设计各个模块时要
阿坤不咕·2024-02-08 06:59

FPGA_ip_Rom

一理论Rom存储类ip核，Rom是只读存储器的简称，是一种只能读出事先存储数据的固态半导体存储器。特性：一旦储存资料，就无法再将之改变或者删除，且资料不会因为电源关闭而消失。单端口Rom:双端口rom:二Romip核配置先进行初始化操作，.hex或者.mif格式。之后再调用，仿真。
哈呀_fpga·2024-02-08 06:28

FPGA_工程_按键控制的基于Rom数码管显示

一信号框图：其中key_filterseg_595_dynamic均为已有模块，直接例化即可使用，rom_8*256模块，调用romip实现。Rom_ctrl模块需要重新编写。波形图：二代码modulekey_fliter#(parameterCNT_MAX=24'd9_999_999(inputwiresys_clk,inputwiresys_rst_n,inputwirekey1,inputw
哈呀_fpga·2024-02-08 06:28

FPGA_vga显示

一VGA1.1VGAVGA是视频图像阵列，是一种使用模拟信号进行视频传输的标准协议。1.2VGA接引脚定义VGA分公母两种，RGB显示标准。1.3VGA显示器VGA显示器采用图像扫描的方式进行图像显示，将构成图像的像素点，在行同步信号与场同步信号的同步下，按照从上到下，从左到右的顺序扫描到显示屏上。二VGA时序标准三VGA显示模式
哈呀_fpga·2024-02-08 06:28

FPGA_时序逻辑_寄存器

二电路开发板：使用fpga开发板上key按键与led灯。原理图：key按键按下输出低电平。led灯低电平控制下处于点亮状态。
哈呀_fpga·2024-02-08 06:57

FPGA_计数与点灯_计数器

二电路开发板：使用fpga开发板上led灯。计数控制led灯在1秒内亮灭，如此反复。原理图：led灯低电平控制下处于点亮状态。
哈呀_fpga·2024-02-08 06:57

FPGA_计数与点灯_奇分频

一理论分频器，分为偶数分频，奇数分频，和计数器非常类似。分频器就是把输入信号频率变成倍数低于输入频率的输出信号。二电路开发板：输出信号输出至开发板拓展io口，使用示波器显示波形，检测信号频率。三信号框图：波形图：四代码moduledivider_six(inputwiresys_clk,inputwiresys_rst_n,outputwireclk_out);reg[2:0]cnt;//定义中间
哈呀_fpga·2024-02-08 06:57

FPGA_简单工程_流水灯

二开发板：使用fpga开发板上led灯。在一定的时间间隔内依次亮起。原理图：led灯低电平控制下处于点亮状态。
哈呀_fpga·2024-02-08 06:57

FPGA_组合逻辑_全加器（层次化设计思想）

功能模块1功能模块1功能模块1二电路开发板：使用fpga开发板上key按键与led灯。使用2个按键表示2个输入数据位，1个按键表示进位信号，2个led分别表述
哈呀_fpga·2024-02-08 06:27

FPGA_简单工程_VGA显示驱动器

一理论使用640*480@60显示模式，将数字信号转换位模拟信号，经由VGA进行显示。使用3GM723，3路高清视频编码芯片。3GM7123编码芯片：该芯片的主要功能是将RGB888的颜色数据转换成模拟的电压信号，然后进入到VGA接口的3个RGB接口。例如RGB888的数据，最后颜色数据就是24位，共有2*24中颜色，当然这种芯片也适用于RGB565，RGB555，RGB444等图像数据类型。二电
哈呀_fpga·2024-02-08 06:55

FPGA时钟资源与设计方法——Xilinx(Vivado)

目录1FPGA时钟资源2时钟设计方案1FPGA时钟资源1.时钟资源包括：时钟布线、时钟缓冲器（BUFG\BUFR\BUFIO）、时钟管理器(MMCM/PLL)。
CWNULT·2024-02-08 03:53

linuxptp的接口函数列举

这个系统框图是基于Linux操作系统的，纯FPGA的1588实现就不介绍了。硬件层：硬件层
就是个linux工程师·2024-02-08 02:53

fpga verilog需要注意的一些代码规范以及易错点

fpga里面乘法符号*一个周期是算不出来的，所以例如data*3可用data+data+data代替，加法可在一个周期内算完，才会保证不出错误
一枚清澈愚蠢的研究生·2024-02-07 22:30

FPGA学习笔记

组合逻辑定义wire时序逻辑定义reg有个信号特例也用reg没听清是什么if判断，如果if后面只有一条语句，可以不加beginend，如果有多条语句，要加beginend如果是在always里面赋值，那么需要写reg如果是在assign里面赋值，，就可以不写reg例如outoutreg[3:0]led;在always里面赋值变量的赋值都是在时钟上升沿进行的，复位一般是高电平，所以在下降沿复位，复位
一枚清澈愚蠢的研究生·2024-02-07 22:28

X310 和 子板，中心频率

X310XilinxKintex-7XC7K410TFPGA14bit200MS/sADC16bit800MS/sDACFrequencyrange:DC-6GHzwithsuitabledaughterboardUp160MHzbandwidthperchannelTwowide-bandwidthRFdaughterboardslotsOptionalGPSDOMultiplehigh-spe
东枫科技·2024-02-07 13:05

高级FPGA开发之基础协议PCIe(二)

高级FPGA开发之基础协议之PCIe（二）一、TLP报文类型在PCIe总线中，存储器读写、I/O读写和配置读写请求TLP主要由以下几类报文组成：1.1存储器读请求TLP和读完成TLP当PCIe主设备（RC
北京不北·2024-02-07 11:30

2024三掌柜赠书活动第九期：Node.js从基础到项目实践(视频教学版)

目录前言Node.js从基础到项目实践关于《Node.js从基础到项目实践(视频教学版)》编辑推荐内容简介作者简介图书目录书中前言/序言《Node.js从基础到项目实践(视频教学版)》全书速览结束语前言随着
三掌柜666·2024-02-07 11:36

LabVIEW FPGA PCIe开发讲解-7.7节：上位机PC端Memory应用程序开发（LabVIEW/C调用DLL文件，神电提供lvlib库）

当FPGA硬件被系统识别成功后，我们就可以编写一个上位机PC端的应用程序来与之通信，比如用来监控下位机FPGA前面板上的控件值或者下发控制指令给FPGA了。
神电测控·2024-02-07 08:15

第12章：实践版OpenMIPS处理器设计与实现

12.1实践版OpenMIPS处理器的设计目标但在实际应用中，程序的体积可能非常大，指令存储器不能集成在FPGA内部了，一般使用FPGA芯片外部的Flash作为指令存储器，同理，一般使用FPGA芯片外部的
tanfuz·2024-02-07 07:26

JTAG 标准IEEE STD 1149.1-2013学习笔记（一·）Test logic architecture、Instruction register以及Test data registers

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和SOC设计。关注公众号【集成电路设计教程】，拉你进“IC设计交流群”。
雪天鱼·2024-02-07 07:55

Unity3D代码混淆方案详解

本文通过《QQ乐团》项目实践，提出一种适用于Unity引擎的代码混淆方案，以保护代码逻辑。引言在Unity引擎下，为了防止代码被轻易反编译，需要采取相应的保护措施。
劝君更尽一杯酒1·2024-02-07 07:49

1.3 Verilog 环境搭建详解教程

FPGA开发环境有Xilinx公司的ISE（目前已停止更新），VIVADO；因特尔公司的QuartusII；ASIC开发环境有Synopsys公司的VCS；很多人也在用IcarusVerilog和GTKwave
二当家的素材网·2024-02-07 05:43

【INTEL（ALTERA）】为什么在编译 HDMI 英特尔® FPGA IP设计示例 VHDL 变体时看到错误 （13879）？

说明由于英特尔®Quartus®PrimeProEdition软件版本23.2存在一个问题，您在编译HDMI英特尔®FPGAIP设计示例的VHDL变体时可能会看到以下错误：错误（13879）：VHDL绑定指示
神仙约架·2024-02-07 04:25

Vivado FIR IP核的使用

⭐️作者简介：小瑞同学，主要学习FPGA、信号处理、通信等。个人主页：小瑞同学的博客主页个人信条：越努力，越幸运！
hi小瑞同学·2024-02-06 20:09

vivado中IP核调用方法简介

、常用IP核调用方法案例2.1FIFOIP核2.2UARTIP核2.3DDR3IP核2.4PLLIP核2.5AXIGPIOIP核三、总结Vivado是Xilinx公司推出的一款集成化设计环境，可以用于FPGA
Simuworld·2024-02-06 20:37

Vivado Digilent IP核

最近在做FPGA的视频处理，学习中看见大佬使用现成的IP核会方便很多，其中就包括DynamicclockgeneratorIP核，根据视频分辨率不同产生动态时钟脉冲的IP核，可以说是相当的方便了，Dynamic
艾利芬特·2024-02-06 20:37

阿里云异构计算类云服务器介绍（GPU云服务器、FPGA云服务器等）

阿里云异构计算云服务器产品可为用户提供了软件与硬件结合的完整服务体系，助力您在人工智能业务中实现资源的灵活分配、弹性扩展、算力的提升以及成本的控制。异构计算类云产品包括GPU云服务器、神龙AI加速引擎AIACC、AI分布式训练通信优化库AIACC-ACSpeed、AI训练计算优化编译器AIACC-AGSpeed、集群极速部署工具FastGPU、GPU容器共享技术cGPU、弹性加速计算实例EAIS和
阿里云最新优惠和活动汇总·2024-02-06 20:28

15.1 项目实践_OA系统

15.1项目实践_OA系统1.需求说明及环境准备1.1需求说明1.2环境准备1.3开发模式_MVC架构模式2.关键代码解析2.1整合MyBatis1.依赖2.配置mybatis-config.xml3.
与海boy·2024-02-06 20:24

2018-04-15 FPGA Kernel Log

AMDprintf我们在kernel中增加了#pragmaOPENCLEXTENSIONcl_amd_printf:enable，以便在kernel中通过printf函数进行debug，这是AMD的一个扩展。printf还可以直接打印出float4这样的向量，比如printf(“%v4f”,vec)。#pragmaOPENCLEXTENSIONcl_amd_printf:enable__kerne
七点水Plus·2024-02-06 18:14
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他