Fpga

米联客 ZYNQ/SOC精品教程 S01-CH05 FPGA程序的固化和下载

5.1概述在前面一节做了流水灯实验，但是对于FPGAbit程序断电后就丢失了，所以本课讲解把上一课的流水灯程序可以实现固化到FLASH或者SD卡的方法。
米联客(milianke)·2024-01-08 13:27

FPGA——VIVADO生成固化文件，掉电不丢失

VIVADO生成固化文件(1)加入代码(2)生成bin文件，并且下载(1)加入代码设计文件(.xdc)中加入这段代码:set_propertyCFGBVSVCCO[current_design]set_propertyCONFIG_VOLTAGE3.3[current_design]set_propertyBITSTREAM.GENERAL.COMPRESStrue[current_design]
云影点灯大师·2024-01-08 13:53

FPGA 设计篇（06-01）FPGA 芯片架构

芯片原厂必学课程-第六篇章-FPGA设计篇06-01FPGA芯片架构新芯设计：专注，积累，探索，挑战文章目录芯片原厂必学课程-第六篇章-FPGA设计篇06-01FPGA芯片架构引言一、输入和输出块（IOB
新芯设计·2024-01-08 12:43

第一章 体验 ARM，裸机输出“Hello World”

开发平台Vitis应用教程》学习第一章体验ARM，裸机输出“HelloWorld”文章目录《ZYNQMPSoC开发平台Vitis应用教程》学习准备批处理下载QSPIFlash批处理建立Vitis工程硬件介绍FPGA
weixin_45090728·2024-01-08 10:24

【【RTC实时时钟实验 -- 在HDMI上显示-FPGA 小实验】】

RTC实时时钟实验–在HDMI上显示top.vmoduleRTS_TOP#(parameterTIME_INIT=48'h24_01_06_11_08_00,parameterWAIT_TIME=13'd8000,parameterSLAVE_ADDR=7'b1010001,//E2PROM浠庢満鍦板潃parameterCLK_FREQ=26'd50_000_000,//50MHz鐨勬椂閽熼锟�
ZxsLoves·2024-01-08 07:07

【Verilog】基于Verilog的DDR控制器的简单实现（一）——初始化

在FPGA中，大规模数据的存储常常会用到DDR。
wjh776a68·2024-01-08 07:34

基于实时Linux+FPGA实现NI CompactRIO系统详解

实时处理器提供可靠，可预测的行为，而FPGA在需要高速逻辑和精确定时的较小任务上表现出色。灵活的开发选项使用LabVIEW以及实时模块和FPGA模块，提取低级代码并使用工具
深圳信迈科技DSP+ARM+FPGA·2024-01-08 07:04

三本光电从颓废到武汉年薪30w的本科经历经验与浅谈（毕业工作一年的嵌入式软件工程师经验分享）

三本光电从颓废到武汉年薪30w的本科经历经验与浅谈（毕业工作一年的嵌入式软件工程师经验分享）文章目录目前情况颓废时期项目时期第一次写单片机代码第一次接触计算机视觉第一次接触Linux驱动开发第一次接触FPGA
网易独家音乐人Mike Zhou·2024-01-08 04:26

浅谈Verilog代码的执行顺序

而组合逻辑电路和时序逻辑在FPGA中并行执行这是毋庸置疑的
STATEABC·2024-01-07 21:39

FPGA实现电机位置环、速度环双闭环PID控制

一、设计思路主要设计思路就是根据之前写的一篇FPGA实现电机转速PID控制，前面已经实现了位置环的控制，思想就是通过电机编码器的当前位置值不断地修正PID去控制速度。
STATEABC·2024-01-07 21:09

FPGA时序分析与时序约束(三)——I/O接口约束

为了准确地对设计中的外部时序上下文进行建模，必须提供输入和输出端口的时序信息。因此要进行输入输出延时约束，延迟约束用的是set_input_delay和set_output_delay，分别用于input端和output端，其时钟源可以是时钟输入管脚，也可以是虚拟时钟。一、输入接口约束set_input_delay-clock-reference_pin-clock_fall-rese-max-a
STATEABC·2024-01-07 21:36

【FPGA基础篇】Xilinx FIFO详细解析

StandardReadFirst-WordFall-Through同时读写时序分析握手信号ProgrammableFlagsDataCountsNon-symmetricAspectRatiosFIFO作为FPGA
mrVillain·2024-01-07 13:48

【Xilinx FPGA】异步 FIFO 的复位

FIFO（First-In-First_Out，先入先出）是一种的存储器类型，在FPGA开发中通常用于数据缓存、位宽转换或者跨时钟域（多bit数据流）。
洋洋Young·2024-01-07 13:46

通用异构参数服务器技术

这种设计需要能够适应不同的计算环境和任务需求，包括CPU、GPU、FPGA等不同的计算资源。为了实现这一目标，参数服务器采用了层次化的架构设计，包括数据层、计算层、通信层和应用层。
道亦无名·2024-01-07 02:32

基于FPGA的可编程AES加解密IP

ProgrammableAESEncryption/DecryptionIP可编程AES加解密IP可编程AES加解密IP提供了加解密算法功能，兼容美国国家标准与技术研究院（NIST）发布的高级加密标准(AES)：FIPSPUB197。结合FIPS197分组加密算法，可编程AES加解密IP具备5种加密模式：ECB，CBC，CFB，OFB，CTR，全部支持加密和解密功能，兼容美国国家标准与技术研究院（
FPGA IP·2024-01-07 00:43

基于LZO的高性能无损数据压缩IP

LZOAccel-CLZODataCompressionCore/无损数据压缩IPCoreLZOAccel-C是一个无损数据压缩引擎的FPGA硬件实现，兼容LZO2.10标准。
FPGA IP·2024-01-07 00:12

基于FPGA的高性能MD5加密IP

MD5EncryptionIPMD5加密IP完全兼容消息摘要算法MD5的实现。Core可以接收长达2^64-1bits的消息长度，按照512-bit大小对消息进行分块处理，并对不足512-bit的消息结尾进行补位以及消息长度值的添加，计算结果是产生128-bit的消息摘要。Core采用AMBAAXI4-Stream数据接口，非常易于被使用和集成。Core可以脱机、独立运行，释放CPU的数据加密密集
FPGA IP·2024-01-07 00:12

基于FPGA的SATA 3.0 Host 控制器

SATAHostCore可以集成到FPGA中，兼容SATA-1（1.5Gbps），SATA-2（3.0Gbps），SATA-3（6.0Gbps）工业级接口标准，为SATA设备提供一种高效且易于使用的接口
FPGA IP·2024-01-07 00:42

Vivado IP核之浮点数乘除法 Floating-point

目录前言一、浮点数乘除法示例二、Floating-pointIP核配置步骤1.乘法器配置2.除法器配置三、仿真1.顶层代码2.仿真代码四、仿真结果分析总结前言随着制造工艺的不断发展，现场可编程逻辑门阵列（FPGA
迎风打盹儿·2024-01-06 19:14

FPGA-VHDL-竞赛抢答器设计（平台实现）-2023

题目四：竞赛抢答器设计（平台实现）★抢答器的输入路数为8路；(8位二进制输入)当主持人宣布开始（拨下A7键时为有效），抢答时当某一方先按下按键，其他键则失效；用一个数码管显示抢中的路编号，并开始进行60秒倒计时（用两个数码管显示），时间到用一指示灯进行闪烁提示；A7键回位后，进行下一轮抢答。重要的事情说三遍：可以参考，不要伤害认真做的同学！可以参考，不要伤害认真做的同学！可以参考，不要伤害认真做的
-芒果酱-·2024-01-06 16:59

【LabVIEW FPGA入门】创建第一个LabVIEW FPGA程序

本教程仅以compactRIO（FPGA-RT）举例1.系统配置1.1软件安装FPGA-RT1.LabVIEWDevelopmentSystem(FullorProfessional)2.LabVIEWReal-TimeModule3
東方神山·2024-01-06 11:51

linux驱动-poll使用笔记

前言一个项目中使用了赛灵思的FPGA,需要fpga这边和arm这边进行数据通讯,通讯方式使用的是一段fpga和arm共享的ddr内存,把这块内存做了一个fifo,并通过中断出发,我在arm这边实现一个驱动来接收处理中断
zhangbin-eos·2024-01-06 11:20

大一，如何成为一名fpga工程师?

3、掌握FPGA设计流程/原理（推荐教材：FPGA权威指南、AlteraFPGA/CPLD设计、IP核芯志-数字逻辑设计思想、静态时序分析、嵌入式逻辑分析仪等），4、常用的协议（ARP协议、udp协议、
宸极FPGA_IC·2024-01-06 11:18

【紫光同创国产FPGA教程】——（PGL22G第二章）键控流水灯实验例程

www.meyesemi.com)适用于板卡型号：紫光同创PGL22G开发平台（盘古EU22K）一：盘古EU22K开发板简介盘古EU22K开发板共有11个翠绿LED灯，其中1个是电源指示灯（POWER）；2个是FPGA
小眼睛FPGA·2024-01-06 11:17

高速大面阵相机数据采集传输带宽分析与随笔

高速相机从CMOS读取数据，到FPGA进行处理，通过高速收发器GT系列，进行大数据量的传输，最后通过传输接口将数据转移到计算机。这里面传输数据量的瓶颈就是相机对外的传输接口
小海盗haner·2024-01-06 07:36

【心得杂记】简单聊聊限制高速面阵相机性能的因素

高速相机主要包括的核心部件有：CMOS、FPGA、传输接口。CMOS目前，CMOS国外和国内的厂商都很给力，基本也是看市场需求。最近接触的面阵相机，用的最多的就是长光辰芯Gpixel的CMOS。
小海盗haner·2024-01-06 06:33

小梅哥Xilinx FPGA学习笔记20——无源蜂鸣器驱动设计与验证（音乐发生器设计）

目录一：章节导读二：无源蜂鸣器驱动原理三：PWM发生器模块设计3.1PWM发生器模块框图3.2PWM发生器模块接口功能描述3.3PWM波生成设计文件代码3.4测试仿真文件3.5测试仿真结果3.6板级调试与验证之顶层文件设计四：基于PWM波的音乐发生器设计4.1“天空之城”乐谱4.2get_pitch模块的代码4.3rom配置4.4coe文件4.5顶层文件设计4.6仿真验证代码4.7仿真结果4.8板
都教授_·2024-01-06 04:39

小梅哥Xilinx FPGA学习笔记21——IP核之RAM实验

目录一:RAM简介1.1存储器的分类二：单端口ram配置2.1单端口RAM的框图2.2RAMIP核配置2.3RAM读写模块设计2.4顶层模块设计2.5仿真测试文件代码2.6仿真结果三：伪双端口配置（小梅哥）3.1伪双端口框图3.2详细配置流程图3.2激励文件设计代码3.3仿真结果四：伪双端口配置（正点原子）4.1RAM写模块设计4.2RAM读模块设计4.3顶层文件设计4.4仿真文件4.5仿真结果一
都教授_·2024-01-06 04:07

MATLAB/simulink HDLCoder生成DDS quartus项目

文章目录前言一、什么是HDLCoder二、使用步骤1.搭建simulink模型2.HDLCoder使用总结前言为了提升FPGA学习过程的生活品质，在此记录一下使用simulink搭建模型以后直接使用HDLCoder
萨文 摩尔杰·2024-01-05 23:42

Simulink HDL Coder FPGA初级开发实践（三） 按键消抖

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录，如有不足请在评论区指出，博主不会对各位的问题作出解答，请谅解。博主深知网络上关于HDLCoder的资料十分稀少，特别是中文资料几乎没有，并且官方给出的例子大多挺难不适合入门，因此将自己摸索的过程记录下来，希望给
肆拾伍·2024-01-05 23:11

Simulink HDL Coder FPGA初级开发实践（一） LED呼吸灯

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录，如有不足请在评论区指出，博主不会对各位的问题作出解答，请谅解。博主深知网络上关于HDLCoder的资料十分稀少，特别是中文资料几乎没有，并且官方给出的例子大多挺难不适合入门，因此将自己摸索的过程记录下来，希望给
肆拾伍·2024-01-05 23:10

Simulink HDL Coder FPGA初级开发实践（二） LED流水灯

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录，如有不足请在评论区指出，博主不会对各位的问题作出解答，请谅解。博主深知网络上关于HDLCoder的资料十分稀少，特别是中文资料几乎没有，并且官方给出的例子大多挺难不适合入门，因此将自己摸索的过程记录下来，希望给
肆拾伍·2024-01-05 23:10

★教程4:FPGA/MATLAB/Simulink联合应用开发入门与进阶X例——目录

更全面的介绍FPGA，MATLAB，Simul
fpga和matlab·2024-01-05 23:39

★教程4:FPGA/MATLAB/Simulink联合应用开发入门与进阶X例——前言

从事MATLAB算法仿真工作15年，从事FPGA系统开发工作12多年。擅长解决各种算法仿真、建模、通信、图像处理、AI、智能控制等。
fpga和matlab·2024-01-05 23:38

【INTEL（ALTERA）】Nios V 处理器 英特尔 FPGA IP 在执行 IP 升级时遇到错误 （20327）？

说明在运行Nios®V处理器英特尔®FPGAIP从PrimePro软件21.3或21.4英特尔®Quartus®版进行升级时，英特尔®Quartus®PrimePro软件22.1版可能会出现此问题。
神仙约架·2024-01-05 21:54

Xilinx(AMD) vivado软件IP核及license许可文件简介

1概述Vivado软件作为Xilinx(AMD)FPGA器件重要的开发设计软件，包含了功能丰富IP核。
MmikerR·2024-01-05 16:42

FPGA 查找表的用途和内部功能

翻译自LUTsFPGA及其内部架构查找表(LUT)概述使用LUT实现逻辑函数情况1：输入变量的数量等于LUT输入的数量情况2：输入变量的数量大于LUT输入的数量情况3：输入变量的数量小于LUT输入的数量
疯狂的泰码君·2024-01-05 11:09

FPGA - 240102 - FPGA期末速成

TAG-FPGA、期末、速成FPGA、期末、速成FPGA、期末、速成//–习题1–//CPLD（ComplexProgrammableLogicDevice）是ComplexPLD的简称，一种较PLD为复杂的逻辑元件
乐意奥AI·2024-01-05 11:05

基于 Makefile 的 FPGA 构建系统

文章目录1.介绍2.Makefile基本使用2.1更通用例子3.Vivado提供的命令行工具3.1TCL脚本介绍与基本使用3.1.1变量与替换3.1.2控制结构与过程3.2在vivado中使用tcl脚本3.2.1创建并初始化vivado工程3.2.2对设计文件进行综合3.2.3实现与布局布线3.2.4生成bit文件和ltx可调试文件4.通过Makefile生成tcl脚本4.1最终目标4.2生成bi
qq_36525177·2024-01-05 11:34

Quartus II 13.1的安装及使用

FPGA开发环境有Xilinx公司的ISE（目前已停止更新），VIVADO；因特尔公司的QuartusII；ASIC开发环境有Synopsys公司的VCS；很多人也在用IcarusVerilog和GTKwave
lbaihao·2024-01-05 09:05

FPGA高端项目：6G-SDI 视频编解码，提供工程源码和技术支持

目录1、前言免责声明2、相关方案推荐我这里已有的GT高速接口解决方案我目前已有的SDI编解码方案3、设计思路和框架设计框图GV8601A均衡EQGTX时钟要求GTX调用与控制SMPTEUHD-SDISMPTEUHD-SDI接收SMPTEUHD-SDI发送6G-SDI接收数据处理发送数据彩条GV8500增强驱动6G-SDI视频发送输出4、vivado工程详解5、工程移植说明vivado版本不一致处理
9527华安·2024-01-05 06:14

FPGA高端项目：纯verilog的 UDP 协议栈，提供11套工程源码和技术支持

目录1、前言免责声明更新说明2、相关方案推荐我这里已有的以太网方案本协议栈的千兆网UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手网络PHYIDELAYE源语MAC层AXI4-StreamFIFOUDP协议栈IP地址修改UDP数据回环总体代码架构5、工程源码-1详解6、
9527华安·2024-01-05 06:13

FPGA高端项目：纯verilog的 10G-UDP 高速协议栈，提供7套工程源码和技术支持

目录1、前言免责声明更新说明2、相关方案推荐我这里已有的以太网方案本协议栈的千兆网UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手GT资源使用GTH--10GBASE-R*协议使用10GEthernetPCS/PMA(10GBASE-R/KR)协议使用GTY--10GB
9527华安·2024-01-05 06:09

嵌牛3

姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/FPGADesigner/article/details/88748846【嵌牛导读】本文是关于udpsendto
李泽浩·2024-01-05 03:06

【ZYNQ】教你用 Vivado HLS 快速设计一个 IP

Xilinx推出的VivadoHLS工具可以直接使用C、C++或SystemC来对Xilinx系列的FPGA进行编程，从而提高抽象的层级，大大减少了使用传统RTL描述进行FPGA开发所需的时间。
Hello阿尔法·2024-01-04 23:21

PCI Verilog IP 设计

设计目的是为了提供基于源码的PCIIP，这样硬件就不必受限于某一个FPGA型号，也方便ASIC迁移。
Hello-FPGA·2024-01-04 19:15

XILINX_IP核_DMA

DMACR:DMA控制寄存器DMASR:DMA状态寄存器在Xilinx的产品中有硬核DMA和软核DMA之分，如ZYNQ系列的板卡中包含PS模块即arm，是存在硬核DMA的，硬核DMA的传输速度不如PL端FPGA
victor-f·2024-01-04 19:15

xilinx dma 程序

XilinxDMA程序是一个为Xilinx器件(如FPGA)开发的数据传输程序。
金刚廉神兽·2024-01-04 19:15

ZYNQ 核心板 底板 开源啦！

Hello-FPGAZYNQ设计开源啦！
Hello-FPGA·2024-01-04 19:15

Hello-FPGA CoaXPress 2.0 FPGA HOST IP Core PCIe Demo User Manual

目录1说明42设备连接73VIVADOFPGA工程84调试说明9图1‑1资料目录4图1‑2VIVADO工程目录结构5图1‑3VS软件工程目录5图1‑4CXPHOSTPCIeBlockDesign5图1‑
Hello-FPGA·2024-01-04 19:45
上一页 11 12 13 14 15 16 17 18 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他