HDL——FPGA 第55页

ZYNQ学习笔记

ZYNQ学习笔记1.FPGA中浮点运算的实现方法-定标。

JACKLJ1998·2023-09-11 04:24

BRAM/URAM资源介绍

BRAM/URAM资源简介Bram和URAM都是FPGA（现场可编程门阵列）中的RAM资源。Bram是BlockRAM的缩写，是XilinxFPGA中常见的RAM资源之一，也是最常用的资源之一。

Lightning-py·2023-09-11 04:31

FPGA配置存储器-XCF128XFT64C

制造商编号：XCF128XFT64C制造商：Xilinx制造商:Xilinx产品种类:FPGA-配置存储器存储类型:EEPROM存储容量:128Mbit最大工作频率:54MHz工作电源电压:1.8V最小工作温度

冰VIVI66·2023-09-11 03:34

SDRAM调试经验（2）--写入的数据为什么会被覆盖掉?

开发板的FPGA型号：CycloneIVE系列，EP4CE10F17C8。SDRAM型号：MT48LC16M16A2，行地址2^9=512，列地址2^13=8192，bank数量4个。

孤独的单刀·2023-09-11 03:31

FPGA实现SPI接口（2）--SPI接口芯片的实际使用

目录1、M25P16芯片1.1、概述1.2、引脚1.3、SPI模式1.4、存储架构1.5、指令表1.6、其他2、指令测试2.1、页写（PAGEPROGRAM）2.1.1、时序2.1.2、Verilog代码2.1.3、Testbench及仿真结果2.1.4、上板验证2.2、读数据（READDATABYTES）2.2.1、时序2.2.2、Verilog代码2.2.3、Testbench及仿真结果2.2

孤独的单刀·2023-09-11 03:29

FPGA实现SDRAM接口（8）--引入FIFO的读写模块

目录1、为什么要引入FIFO模块？2、FIFO模块设计3、综合读写模块（FIFO）3.1、Verilog代码3.2、Testbench</

孤独的单刀·2023-09-11 03:59

FPGA实现IIC接口（1）--什么是IIC接口？

目录1、什么是IIC协议2、IIC协议的地址3、IIC协议的时序3.1、整体时序3.2、IIC写操作

孤独的单刀·2023-09-11 03:59

FPGA实现SDRAM接口（7）--无FIFO的读写模块

目录1、综合读写模块（无FIFO）2、Verilog代码3、Testbench4、仿真结果5、其他1、综合读写模块（无FIFO）在前六篇SDRAM系列博文中，我们对SDRAM的各个功能进行了模块划分，学会了初始化操作、自动刷新操作、写

孤独的单刀·2023-09-11 03:29

FPGA实现SDRAM接口（1）--SDRAM是什么？

目录1、什么是SDRAM2、Bank、Row、Column3、内存容量计算4、信号管脚5、操作指令

孤独的单刀·2023-09-11 03:28

FPGA实现SDRAM接口（6）--仲裁模块

目录1、为什么需要仲裁模块？2、接口定义与整体设计3、工作状态机4、仲裁模块Verilog代码

孤独的单刀·2023-09-11 03:28

《FPGA接口与协议》专栏的说明与导航

孤独的单刀·2023-09-11 02:27

Vivado 2017.04版本安装教程

一、vivado简介Vivado是Xilinx公司于2012推出的新一代集成设计环境，虽然目前其流行度并不高，但可以说Vivado代表了未来XilinxFPGA开发环境的变化趋势。

岁月指尖流·2023-09-10 21:24

HDL4SE：软件工程师学习Verilog语言（十）

10状态机经过前面的学习，应该已经了解verilog的基本用法了。然而对于初学者，可能很奇怪的发现，似乎还是不会做什么东西，如果遇上一个比较复杂的问题，感觉还是无从下手。这是正常的，拿到驾照不敢上路的司机并不少见，音乐考试考了满分对着简谱还是唱不出来的学霸我也见过，通过了四六级面对老外照样说不出口的同学也大有人在。说简单点，就是缺乏实战训练。其实还有一个因素，就是缺乏一些比较高级的概念支撑。很多人

饶先宏·2023-09-10 18:56

【FPGA零基础学习之旅#13】串口发送模块设计与验证

欢迎来到FPGA专栏~串口发送模块☆*o(≧▽≦)o*☆嗨~我是小夏与酒✨博客主页：小夏与酒的博客该系列文章专栏：FPGA学习之旅文章作者技术和水平有限，如果文中出现错误，希望大家能指正欢迎大家关注！

小夏与酒·2023-09-10 17:17

在FPGA上快速搭建以太网

在本文中，我们将介绍如何在FPGA上快速搭建以太网（LWIP）。为此，我们将使用MicroBlaze作为主CPU运行其应用程序。

碎碎思·2023-09-10 16:10

国产化高速信号处理板VPX-6U-DSP-2FPGA

GCH-VPX-6U-DSP-2FPGA板卡是一款6UVPX标准信号处理板，含一片用于信号处理的国产化高端XX-X6678DSP、两片国产化V7690T系列FPGA、一片国产化SRIO交换机和一片国产化

weixin_44862298·2023-09-10 13:48

3U VPX导冷高性能SRIO/以太网数据交换板

导冷架构的高性能SRIO/以太网数据交换板，该板卡符合VITA46规范，用于VPX系统内部高速数据互联和路由，板卡具有1片32端口SRIOSwitch，1片16端口GbESwitch，1片高性能Kintex-7FPGA

F_white·2023-09-10 13:15

FPGA GTH aurora 8b/10b编解码 PCIE 板对板视频传输，提供2套工程源码加QT上位机源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、GTH全网最细解读GTH基本结构GTH发送和接收处理流程GTH的参考时钟GTH发送接口GTH接收接口GTHIP核调用和使用4、设计思路框架视频源选择silicon9011解码芯片配置及采集动态彩条视频数据组包GTHaurora8b/10b数据对齐视频数据解包图像缓存XDMA及其中断模式的使用QT上位机及其源码5、第1套vivado工程详解

9527华安·2023-09-10 12:27

FPGA GTH 全网最细讲解，aurora 8b/10b协议，HDMI板对板视频传输，提供2套工程源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、GTH全网最细解读GTH基本结构GTH发送和接收处理流程GTH的参考时钟GTH发送接口GTH接收接口GTHIP核调用和使用4、设计思路框架视频源选择silicon9011解码芯片配置及采集动态彩条视频数据组包GTHaurora8b/10b数据对齐视频数据解包图像缓存视频输出5、第1套vivado工程详解6、第2套vivado工程详解7、工

9527华安·2023-09-10 12:26

FPGA GTH 全网最细讲解，aurora 8b/10b编解码，HDMI视频传输，提供2套工程源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、GTH全网最细解读GTH基本结构GTH发送和接收处理流程GTH的参考时钟GTH发送接口GTH接收接口GTHIP核调用和使用4、设计思路框架视频源选择silicon9011解码芯片配置及采集动态彩条视频数据组包GTHaurora8b/10b数据对齐视频数据解包图像缓存视频输出5、vivado工程1-->2路SFP传输6、vivado工程2-

9527华安·2023-09-10 12:56

FPGA GTH aurora 8b/10b编解码 PCIE 视频传输，提供2套工程源码加QT上位机源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、GTH全网最细解读GTH基本结构GTH发送和接收处理流程GTH的参考时钟GTH发送接口GTH接收接口GTHIP核调用和使用4、设计思路框架视频源选择silicon9011解码芯片配置及采集动态彩条视频数据组包GTHaurora8b/10b数据对齐视频数据解包图像缓存XDMA及其中断模式的使用QT上位机及其源码5、vivado工程1-->2

9527华安·2023-09-10 12:55

Verilog学习日志（2021.6.29）

2021.6.291.参考大佬老石谈芯的FPGA入门学习路线，整理一下。（1）编程语言一开始先在主流语言VHDL和Verilog中选一个，后期再考虑另外一个。

Fantaasky·2023-09-10 11:54

强大的JTAG边界扫描（1）：基本原理介绍

这就要从我淘到一块FPGA板卡的事情说起了。

whik1194·2023-09-10 07:41

强大的JTAG边界扫描（5）：FPGA边界扫描应用

本文介绍基于XilinxFPGA的边界扫描应用，两者几乎是一样。1.获取芯片的BSDL文件FPGA的BSDL文件获取方式，可以参考之前的文章：BSDL文件获取。以XilinxKintex-7系列FPG

whik1194·2023-09-10 07:41

【数字IC/FPGA】Verilog中的递归调用

参考文章在Verilog2001中，模块的递归调用是可能的，引用下面的一段话（出自上面的参考文章）Manydesignersthinkthatrecursivetechniquescannotbeappliedtohardwaredesign.I’mnotreallysurewherethismisconceptioncomesfrom.WhileitistruethatinVerilog’95y

FPGA硅农·2023-09-10 07:10

【数字IC/FPGA】Verilog中的force和release

在Verilog中，将force用于variable会覆盖掉过程赋值，或者assign引导的连续（proceduralassign）赋值，直到release。下面通过一个简单的例子展示其用法：加法器代码moduleadder(inputlogic[31:0]a,inputlogic[31:0]b,outputlogic[31:0]sum);//sumassignsum=a+b;endmodule测

FPGA硅农·2023-09-10 07:10

高云USB下载器仿真器用户手册（包括在线逻辑分析仪的使用方法）

高云USB仿真器用户手册一.简介仿真器用于高云GOWIN公司所生产的FPGA，可用于程序下载和调试。

Moon_3181961725·2023-09-10 07:09

基于FPGA的PID控制器设计

1知识背景PID控制应该算是应用非常广泛的控制算法了。常见的比如控制环境温度，控制无人机飞行高度速度等。PID我们将其分成三个参数，如下：P-比例控制，基本作用就是控制对象以线性的方式增加，在一个常量比例下，动态输出，缺点是会产生一个稳态误差。I-积分控制，基本作用是用来消除稳态误差，缺点是会产生超调现象D-微分控制，基本作用是减弱超调现象，加大惯性响应速度。PID控制系统原理框图PID公式总的来

Moon_3181961725·2023-09-10 07:09

强大的JTAG边界扫描（4）：STM32边界扫描应用

文章目录1.获取芯片的BSDL文件2.硬件连接3.边界扫描测试4.总结试想这样一个场景，我们新设计了一款集成了很多芯片的板卡，包括BGA封装的微控制器，如FPGA/MCU，还有LED、按键、串口、传感器

whik1194·2023-09-10 06:09

求问fpga呼吸灯

moduleLEDglow(clk,LED);inputclk;outputLED;reg[23:0]cnt;always@(posedgeclk)cnt<=cnt+1;reg[4:0]PWM;wire[3:0]intensity=cnt[23]?cnt[22:19]:~cnt[22:19];//ramptheintensityupanddownalways@(posedgeclk)PWM<=PW

小天才dhsb·2023-09-10 03:40

FPGA开发

https://www.enclustra.com.cn/?bd_vid=11435475462206745180https://www.monolithicpower.cn/design-tools/design-tools/llc-design-tool.htmlhttps://www.elecfans.com/article/88/143/2012/20120718280641_2.html

乐思智能科技有限公司·2023-09-09 23:35

记录Linux部署人脸修复GFPGAN项目Docker Python 使用

记录Linux服务器使用人脸修复GFPGAN项目1:阿里云安装docker,用docker是隔离环境,Python环境还真是麻烦…https://help.aliyun.com/zh/ecs/use-cases

qq_540616979·2023-09-09 16:58

FPGA实现IIC驱动环境光、距离传感器

AP3216C是一款环境光、距离传感器芯片，其接口为IIC接口，FPGA通过IIC接口可以配置工作模式、读取环境光、距离数据。

学习就van事了·2023-09-09 16:11

基于fpga实现tft屏幕显示数字、字母

简介开发平台：ZYNQ开发工具：Vivado2018.3tft屏幕分辨率：800*480在PL端使用纯verilog实现bitmap模块，基于该模块实现在tft屏幕显示数字0-9，以及FPGA字母Bitmap

学习就van事了·2023-09-09 16:11

高出GPU服务器30倍，前NASA项目的超算大拿要做FPGA性能的颠覆者

姓名:刘畅学号：15020199045转自：https://zhuanlan.zhihu.com/p/50396157【嵌牛导读】：在大多数芯片从业者看来，因为批量开发难度大和成本过高，FPGA一直作为

薰风初入弦Isono_5c51·2023-09-09 11:00

FPGA时序分析与约束（5）——时序路径

一、前言在之前的文章中我们分别介绍了组合电路的时序，时序电路的时序和时钟的时序问题，我们也对于时序分析，时序约束和时序收敛几个基本概念进行了区分，在这篇文章中，我们将介绍时序约束相关的最后一部分基本概念，带领大家了解什么是时序路径。二、常用术语时序分析中的常用术语：源时钟（SourceClock/LaunchClock，也称为发起时钟）目的时钟（DestinationClock/CaptureCl

apple_ttt·2023-09-09 10:54

FPGA实现Cordic算法——向量模式

FPGA实现Cordic算法——向量模式FPGA实现Cordic算法——向量模式1.cordic算法基本原理2.FPGA实现cordic算法向量模式i、FPGA串行实现cordicii、FPGA流水线实现

Quikk·2023-09-09 08:36

华为产业链爆发，这次是系统级的革命

在半导体领域，华为通过研发和投资双线布局，与国内多家企业合作，覆盖了FPGA、DSP、模拟、射频、存储芯片等环节。在投资方面，华为旗下的哈勃

数科星球·2023-09-09 08:33

基于FPGA的图像二值化处理,包括tb测试文件和MATLAB辅助验证

1.算法运行效果图预览将FPGA的数据导入到matlab进行显示2.算法运行软件版本Vivado2019.2matlab2022a3.部分核心程序`timescale1ns/1ps...........

简简单单做算法·2023-09-09 04:41

基于FPGA的RGB图像转Ycbcr实现,包括tb测试文件以及MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将FPGA的数据导入到matlab进行显示2.算法运行软件版本Vivado2019.2matlab2022a3

简简单单做算法·2023-09-09 04:41

深化超低时延技术合作，中科驭数助力金仕达开创极速行情新高度

近日，金仕达副总经理吴江带领FPGA低延时、终端和分布式团队主要负责人赴中科驭数武汉研发中心考察调研。双方深入探讨低延时技术，并在FPGA国产化成果、高性能开发平台等方向展开合作研讨。

yusur·2023-09-08 23:44

自己设计CPU学习之路——基于《Xilinx FPGA应用开发》

1.一个32组位宽为32的寄存器堆框图代码regfile.h`ifndef__FEGFILE_HEADER__`define__REGFILE_HEADER__`defineHIGH1'b1`defineLOW1'b0`defineENABLE_1'b0`defineDISABLE_1'b1`defineDATA_W32`defineDataBus31:0`defineDATA_D32`defin

码尔泰·2023-09-08 21:40

FPGA实战小项目3

基于FPGA的波形发生器基于FPGA的波形发生器基于FPGA的beep音乐播放器设计基于FPGA的beep音乐播放器设计基于FPGA的cordic算法实现DDSsin和cosine波形的产生基于FPGA

LEEE@FPGA·2023-09-08 18:41

RGMII 与 GMII 转换电路设计

文章目录前言一、RGMII接口的信号说明二、RGMII发送的FPGA实现方案1.OPPOSITE_EDGE模式2.SAME_EDGE模式三、使用FPGA实现RGMII接口前言RGMII是IEEE802.3z

C.V-Pupil·2023-09-08 09:12

【FPGA零基础学习之旅#12】三线制数码管驱动（74HC595）串行移位寄存器驱动

欢迎来到FPGA专栏~三线制数码管驱动☆*o(≧▽≦)o*☆嗨~我是小夏与酒✨博客主页：小夏与酒的博客该系列文章专栏：FPGA学习之旅文章作者技术和水平有限，如果文中出现错误，希望大家能指正欢迎大家关注

小夏与酒·2023-09-08 09:39

FPGA的基础架构，什么是CLB?

CLB是FPGA内的三个基本逻辑单元。

小眼睛FPGA·2023-09-08 09:06

FPGA实战小项目2

基于FPGA的贪吃蛇游戏基于FPGA的贪吃蛇游戏基于fpga的数字密码锁ego1基于fpga的数字密码锁ego1基于fpga的数字时钟basys3基于fpga的数字时钟basys3

LEEE@FPGA·2023-09-08 09:36

基于国产安路FPGA的数据采集传输子系统设计

分布式数据采集系统的结构如图２．１所示，主要有传感器网络、数据采集传输子系统、数据汇聚平台、数据采集系统控制终端等部分。１）传感器网络：传感器网络包括多个传感器及模数转换器件，将待釆集信号采样后，经过模数转换为数字信号后发送到数据采集传输子系统。２）数据采集传输子系统：数据果集传输子系统接收到由传感器网络发送的数字信号后，传输到ＦＰＧＡ中进行数据处理。数据采集传输子系统两通过以太网通讯，完成指令的

深圳信迈科技DSP+ARM+FPGA·2023-09-08 08:11

FPGA通信—千兆网（UDP）软件设计

一、PHY引脚功能描述电路设计使用RTL8211EG，硬件设计、焊接正常用网线链接电脑和电路板，看到本地链接的1Gbps，代表设备网卡正常工作。

仲南音·2023-09-08 08:07

推荐频道

HDL——FPGA