HDL

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法，RTL Viewer、Sgnal Tap Logic Analyzer的使用

一、顶层文件的建立会建工程的读者可以跳过子目录新建工程新建工程注意存储地址以及文件名不能出现中文（电脑用户名是中文且喜欢把文件放在桌面的可以注意一下这个地方）然后一直next，直到：也可以点击Finish把新建文件保存为顶层文件在弹出的：另存为窗口中，默认给出的名字，点击保存顶层文件编写例化模块代码的基础语法二、RTLViewer的使用可以通过RTLViewer查看模块间的连接情况以及各个端口的数
致力于研究如何把螺丝拧紧问题的资深专家·2023-12-26 23:02

今天来说说血脂

其中胆固醇包括高密度脂蛋白胆固醇(HDL-C)和低密度脂蛋白胆固醇(LDL-C)。
明医方·2023-12-21 07:29

【UVM】ral_model 前门访问和后门访问

参考资料：(1)uvm中直接操作RTL信号|骏的世界(lujun.org.cn)(2)记录一下关于uvm后门（uvm_hdl_read）使用时遇见的问题。
Bug_Killer_Master·2023-12-20 01:44

TMDS算法原理及Verilog HDL实现（附带源代码及仿真激励文件）

1、TMDS编码规则  TMDS是最小化差分传输的简称，实际上就是一种编码规则，主要是适用于HDMI接口、DVI接口的视频图像编码。TMDS编码规则是将8比特的像素数据转换成10比特数据，这10比特数据的前8比特是由原始8位像素数据通过异或运算或者同或运算得到，如果前8比特采用同或运算得到，那么第9比特为0，如果前8比特数据是由原始8比特像素数据通过异或运算得到，那么第9比特为1。  第10比特是
电路_fpga·2023-12-18 00:21

urllib.parse 用于解析 URL

它支持下列URL类别:file,ftp,gopher,hdl,http,https,imap,mai
知识的宝藏·2023-12-16 06:54

什么是硬件描述语言？

硬件描述语言（HardwareDescriptionLanguage,HDL）是一种用形式化方法描述逻辑电路和系统的语言。
程老师讲FPGA·2023-12-16 05:48

Verilog HDL数据类型

1网络型（net型）数据两种驱动方式：在结构描述中将其连接到一个门元件或模块的输出端；或用assign语句对其赋值。【例】分别调用VerilogHDL提供的门元件和采用assign语句设计一个二输入与非门inputa,b;outputy;wirey;nandmy_nand(y,a,b);//调用门元件nandassigny=!(a&&b);//或采用assign语句常用的net型数据wire，tr
小i青蛙·2023-12-15 12:03

特权FPGA学习笔记

C/C++/systemC-----vivadoHLS------------->RTL门电路，省去了HDL语言的中间转换，可以看作是C向C#的演进，基于zynq面向以前使用C的开发人员，但是个人觉得，
chinxue2008·2023-12-15 11:25

按照这4步走，不走弯路学习FPGA

1、掌握一门HDL语言这个你可以选择学习verilog也可以选择VHDL，有C语言基础的，建议选择verilog，也是目前比较多用到的语言类型，因为verilog很像C语言，
程老师讲FPGA·2023-12-14 20:00

计算机组成与设计实训-用 Verilog HDL 玩转计算机硬件系统设计（头歌实践教育平台） 学习过程记录

Verilog（知识&实验）Author:PeterHan计算机组成与设计实训-用VerilogHDL玩转计算机硬件系统设计(educoder.net)//VerilogHDL模块的模板（仅考虑用于逻辑综合的程序）module();output输出端口列表；input输入端口列表；//（1）使用assign语句定义逻辑功能wire;assign=表达式;//（2）使用always块定义逻辑功能al
Peter1146717850·2023-12-03 12:01

使用 DMA 在 FPGA 中的 HDL 和嵌入式 C 之间传输数据

使用DMA在FPGA中的HDL和嵌入式C之间传输数据该项目介绍了如何在PL中的HDL与FPGA中的处理器上运行的嵌入式C之间传输数据的基本结构。
OpenFPGA·2023-12-03 05:52

FPGA学习之Verilog语言入门指导（嵌入式）

FPGA学习之Verilog语言入门指导（嵌入式）Verilog是一种硬件描述语言（HDL），广泛用于FPGA（可编程逻辑器件）的设计和开发。
技术无限探索·2023-12-02 22:57

FPGA架构和应用基础知识

FPGA架构的配置通常使用语言来指定，即HDL（硬件描述语言），其类似于用于ASIC（专用集成电路）的语言。与固定功能ASIC技术（如标准单元）相比，FPGA可提供许多优势。
EDA365电子论坛·2023-12-01 13:07

uvm 平台搭建3 - 安装VCS SCL

前面做好linux系统的安装之后，这里开始安装一些相关的验证工具准备：VCS（TM）是Synopsys全系列功能验证解决方案的一部分，支持Verilog，VHDL，混合HDL和复杂SoC设计的混合信号仿真
zenos876·2023-11-30 11:19

FPGA学习路线by老石谈芯

入行十年，我总结了这份FPGA学习路线：搞定这四点，你也能轻松进阶（老石谈芯）.摘要FPGA学习路线(一）编程语言1硬件描述语言HDL2寄存器输入集语言RTL2.1如何入门2.2最大的思维转变3推荐转向学习
班花i·2023-11-29 00:56

FPGA学习入门计划-小白入门

1.入门学习计划-再学习FPGA之前，先确定我们需要学习什么1.编程语言，FPGA的开发语言叫做硬件描述语言HDL，或者是寄存器传输级语言RTL，主流的硬件描述语言有VHDL和Verilog，SystemVerilog
一口闷一罐可乐·2023-11-29 00:47

浅谈：“阻塞”与“非阻塞”两种赋值语句

FPGA成长的小Tips之赋值语句深刻理解HDL的阻塞赋值和非阻塞赋值，就一定首先需要理解C语言的阻塞和非阻塞。
你的信号里没有噪声·2023-11-28 07:22

（178）Verilog HDL：设计一个计数器之exams/ece241_2014_q7a

（178）VerilogHDL：设计一个计数器之exams/ece241_2014_q7a1.1目录1）目录2）FPGA简介3）VerilogHDL简介4）VerilogHDL：设计一个计数器之exams/ece241_2014_q7a5）结语1.2FPGA简介FPGA（FieldProgrammableGateArray）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电
宁静致远dream·2023-11-27 22:13

（159）Verilog HDL：设计一个半加器之hadd

（159）VerilogHDL：设计一个半加器之hadd1.1目录1）目录2）FPGA简介3）VerilogHDL简介4）VerilogHDL：设计一个半加器之hadd5）结语1.2FPGA简介FPGA（FieldProgrammableGateArray）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足
宁静致远dream·2023-11-26 18:15

ZYNQ嵌入式开发基础教程

文章目录1.ZYNQ嵌入式系统1.1开发流程1.2ZYNQ嵌入式最小系统2.硬件设计2.1创建Vivado工程2.2使用IPIntegrator创建ProcessorSystem2.3生成顶层HDL2.4
XYJ_Tiger·2023-11-26 18:13

FPGA平台SPI学习

SPI协议介绍二、SPI接口介绍三、SPI通信模式介绍四、SPI仿真实验学习不能稀里糊涂，要学会多思考，发散式学习以及总结：  FPGA作为一种器件，只是实现目的的一种方法，过度追求实现的技术细节(用hdl
FPGA_青年·2023-11-26 13:33

HLS学习笔记

最终转换的是HDL，也就是说HDL干不了的HLS肯定干不了，HDL能干的HLS也不一定能成。HLS与HDL相比，使用C/C++来设计电路，并可以自动添加流水、循环（部分）展开等操作。
高纳德·2023-11-24 07:37

Verilog HDL中的“+:”和“-:”语法详解

VerilogHDL中的“+:”和“-:”语法详解在FPGA开发中，VerilogHDL语言是广泛应用的一种硬件描述语言。其中，“+:”和“-:”是VerilogHDL语言中特有的语法，这两个语法用于对数据进行处理和运算。本文将对“+:”和“-:”语法进行详细解释，并且提供相应的代码示例。“+:”语法“+:”语法用于在循环结构中对数据进行加法运算，可以极大地简化代码的书写。具体操作如下：//对数组
HackMasterX·2023-11-23 23:17

一段来自《Verilog HDL 高级数字设计》的错误Verilog代码

笔者之前在阅读《VerilogHDL高级数字设计》时的基4布斯乘法器一文时，就遇到了一段有问题的代码，而这个问题可以用Verilog基础：表达式位宽的确定（位宽拓展）文中的分析完美解决。always@(negedgeclock)if(Start)beginexpected_value=0;case({word1[word_size-1],word2[word_size-1]})0:beginexp
日晨难再·2023-11-22 17:47

ADRV9002官方例程开发过程中遇到的问题

开发环境：Vivado2021.2HDL版本：hdl_2021_r2GitHub-analogdevicesinc/hdlathdl_2021_r2no-OS版本：no_OS-2021_R2GitHub-analogdevicesinc
nwpu061701·2023-11-22 11:08

【FPGA】IP核

三.IP核的存在形式HDL语言形式：软核（软IP）可进行参数调制，复用性强，布局和布线灵活，设计周期短，设计投入少。网表形式：固核，完成了综合的功能块版图形式：硬核，最终阶
おもいね·2023-11-20 14:50

lncRNA：脂质代谢研究进展

lncRNA协调脂肪形成；脂肪酸，胆固醇，以及高密度和低密度脂蛋白（HDL和LDL）的形成。
奶盐味·2023-11-20 08:30

ucos iii在zynq上的移植

介绍软件要求硬件要求硬件设计步骤1.调用VivadoIDE和创建项目步骤2.创建一个IP集成器设计第3步：添加和设置ZYNQ处理器系统的IP块步骤4.自定义ZYNQ块我们的设计第5步：添加软外设第6步：生成HDL
kobesdu·2023-11-16 01:24

halcon 深度学习标注_Halcon deep learning之目标检测笔记（一）

设置基于深度学习的目标检测模型的路径，该模型文件以.hdl结尾。设置样本数据文件夹ExampleDataDir：'detect_pills_data'数据
雪小洁·2023-11-14 19:53

AD9361+zedboard(ZYNQ7020)的SDK工程(上)

1.准备工具vivado2018.3HDL源码：https://wiki.analog.com/resources/fpga/docs/releasesno_os：https://github.com/
qq_35398084·2023-11-13 22:14

zc706开发 no-os以及linux系统上实现对ad9361驱动

1.no-os首先得从官方网站下载相应的HDL文件和noos的驱动文件文件，需对照自己电脑上安装的vivado版本下载相应的HDL文件,下载完这两个文件后，如果你手上的板卡是FMCOMMS3可以看我下面的初始化配置步骤
翟二狗爱学习·2023-11-13 22:44

芯片设计工程师必备基本功——《设计与验证：Verilog HDL》

要想尽快在IC设计领域站稳脚跟，就必须要尽快掌握HDL语言的设计方法。现在市场上关于Verilog的书籍大多数是介绍语法和建模的，没有真正体现出理论性与实用性的结合。今天
移知·2023-11-13 16:53

基于VITIS JESD204B官方IP核的调试

//www.chinaaet.com/tech/designapplication/3000080357jesd204b应用指南https://github.com/analogdevicesinc/hdl2
FPGA入门·2023-11-12 08:16

FPGA学习笔记-Verilog语法-夏宇闻

FPGA-00-语法《Verilog数字系统设计教程》-夏宇闻-第一部分第一章基础知识硬件描述语言HDL：以文本形式描述数字系统硬件的结构和行为。
学习虫虫·2023-11-12 00:30

Verilog HDL语言基础知识

目录VerilogHDL语言基础知识6.1.2VerilogHDL模块的结构6.1.3逻辑功能定义6.2.1常量6.3运算符及表达式6.4.2条件语句VerilogHDL语言基础知识先来看两个VerilogHDL程序。例6.1一个8位全加器的VerilogHDL源代码moduleadder8(cout,sum,ina,inb,cin);output[7:0] sum;outputcout;inpu
Gretel Tade·2023-11-12 00:40

【数字系统】组合逻辑电路设计：4-2线优先编码器/2-4线译码器/比较器/全加器 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA

一、实验要求1.编码／译码器的设计与实现；比较器的设计与实现；全加器的设计与实现；2.在QuartusII环境下，运用VerilogHDL语言进行编程开发，并完成对电路工作情况的仿真模拟；3.完成配置程序的下载，并在开发板上对程序进行功能验证。二、实验过程步骤1、设计模块1：四线—二线优先编码器pre_encode4_2a.模块功能要求编码器通常分为两大类：普通编码器和优先编码器。其中普通编码器就
StormBorn_·2023-11-12 00:07

AD9371 Crossbar

官方例程构建及单音信号收发ad9371_tx_jesd-->util_ad9371_xcvr接口映射：AD9371官方例程之tx_jesd与xcvr接口映射AD9371官方例程时钟间的关系与生成：AD9371官方例程HDL
lwd_up·2023-11-09 20:21

Ubuntu websocket程序

include#include#include#include#includetypedefwebsocketpp::serverserver;usingwebsocketpp::connection_hdl
小鱼仙官·2023-11-09 05:45

AD9371 官方例程裸机SW 和 HDL配置概述（二）

官方例程构建及单音信号收发ad9371_tx_jesd-->util_ad9371_xcvr接口映射：AD9371官方例程之tx_jesd与xcvr接口映射AD9371官方例程时钟间的关系与生成：AD9371官方例程HDL
lwd_up·2023-11-08 08:39

AD9371 官方例程裸机SW 和 HDL配置概述（三）

官方例程构建及单音信号收发ad9371_tx_jesd-->util_ad9371_xcvr接口映射：AD9371官方例程之tx_jesd与xcvr接口映射AD9371官方例程时钟间的关系与生成：AD9371官方例程HDL
lwd_up·2023-11-08 08:39

AD9371 官方例程 NO-OS 主函数 headless 梳理（二）

官方例程构建及单音信号收发ad9371_tx_jesd-->util_ad9371_xcvr接口映射：AD9371官方例程之tx_jesd与xcvr接口映射AD9371官方例程时钟间的关系与生成：AD9371官方例程HDL
lwd_up·2023-11-08 08:01

ZYNQ_project:led

synthesis综合：综合的过程是由FPGA综合工具箱HDL原理图或其他形式源文件进行分析，进而推演出由FPGA芯片中底层基本单元表示的电路网表的过程。通俗的讲就是将自己的设计映射到FPGA中。
warrior_L_2023·2023-11-07 12:48

AD9371 官方例程 NO-OS 主函数 headless 梳理（一）

官方例程构建及单音信号收发ad9371_tx_jesd-->util_ad9371_xcvr接口映射：AD9371官方例程之tx_jesd与xcvr接口映射AD9371官方例程时钟间的关系与生成：AD9371官方例程HDL
lwd_up·2023-11-06 06:47

Modelsim 使用教程（5）——Analyzing Waveforms

一、概述Wave窗口允许我们以HDL波形和数据的形式查看仿真结果。Wave窗口被划分为多个窗格。通过单击并在任意两个窗格之间拖动该条，可以调整路径名窗格、值窗格和波形窗格的大小。
apple_ttt·2023-11-06 05:12

数字电路综合划分及编码风格

1.综合划分合理的设计划分和好的HDL编码风格对成功的综合影响很大。逻辑划分是成功综合（和布局布线，如果布图示层次化的）的关键。传统上，设计人员根据每个模块的功能划分设计，而不考虑综合过程。
我喜欢唱跳rap打篮球·2023-11-05 13:50

ModelSim功能仿真，综合仿真，时序仿真

功能仿真需要：1.TestBench或者其他形式的输入激励2.设计代码（HDL源程序）值得一提的是，可以在ModelSim直接编写TestBench，使用View->Source->Showlangua
Oh_my_God_L_C·2023-11-05 03:14

顶层设计模块

如果FPGA设计不是只包含一个模块或实体的，那么顶层模块中的HDL代码编写一般都是采用纯结构化的描述方法，即部分语句只存在例化语句。
叶慧琳·2023-11-03 18:06

vivado报错 ：Syntax error near “non-printable character with the hex value ‘0xef‘“.

vivado报错[HDL9-806]Syntaxerrornear"non-printablecharacterwiththehexvalue'0xef'".
Yeye ——·2023-11-03 09:24

FPGA基础知识

FPGA基础知识目录FPGA基础知识FPGA介绍数字集成电路分类PLDPLD分类：PLD原理HDL数字系统设计Verilog与C的区别：FPGA介绍数字集成电路分类通用集成电路：比如单片机，74系列IC
一只活蹦乱跳的大鲤鱼·2023-11-02 15:30

Simulink HDL--如何生成Verliog代码

  Simulink生成HDL的方法可以快速设计出工程，并结合FPGA验证，相比于手写HDL代码虽然存在代码优化不足的问题。但是方法适合做工程的快速验证和基本框架搭建。
伊丽莎白鹅·2023-11-02 15:53
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他