HDL

Verilog HDL 阻塞和非阻塞赋值的理解(2)

VerilogHDL阻塞和非阻塞赋值的理解(2)阻塞和非阻塞赋值的语言结构是Verilog语言中最难理解概念之一。甚至有些很有经验的Verilog设计工程师也不能完全正确地理解：何时使用非阻塞赋值何时使用阻塞赋值才能设计出符合要求的电路。他们也不完全明白在电路结构的设计中，即可综合风格的Verilog模块的设计中，究竟为什么还要用非阻塞赋值，以及符合IEEE标准的Verilog仿真器究竟如何来处理
ShareWow丶·2023-08-04 16:47

在VIVADO项目插入ILA逻辑分析仪实现信号抓取的技巧

3，生成HDL_WR
mcupro·2023-08-04 16:09

（138）Verilog[UART发送]

138）Verilog[UART发送]1本节目录1.1本节目录1.2Verilog介绍1.3Verilog[UART发送]1.4结束语2Verilog介绍第一，VerilogHDL是一种硬件描述语言（HDL
宁静致远dream·2023-08-04 16:07

Verilog HDL可综合与不可综合语法

for1.6assign语句1.7always进程块1.8运算操作符1.9赋值符号=（阻塞）、<=（非阻塞）二、不可综合的语法子集2.1所有工具都不支持的结构2.2有些工具支持有些工具不支持的结构硬件描述语言（HDL
cjx_csdn·2023-08-04 01:46

孟德尔随机化，其实MR自带循环

----其实TwoSampleMR包自带循环01入门级做法常规认知是如同TwoSampleMRGitPage官方文档提供的代码进行操作例如我们要研究HDL
CodeMed·2023-08-02 14:57

数字信号处理中的基本运算——加法运算

采用HDL描述多位加法器或多位减法器时，并不需要先构
m0_46521579·2023-08-01 20:47

2021-02-10

血脂包括胆固醇，甘油三酯等，胆固醇又分为低密度脂蛋白胆固醇（LDL-C，俗称坏胆固醇）和高密度脂蛋白胆固醇（HDL-C，俗称好胆固醇）。一般我们说的血脂高是指坏胆固醇高，因为它真的很坏，它会
舰队·2023-08-01 08:49

Verilog语法中parameter与localparam

parameter与localparam对读者的假设已经掌握：.可编程逻辑基础.VerilogHDL基础.使用Verilog设计的QuartusII入门指南.使用Verilog设计的ModelSIm入门指南内容1常量HDL
橙黄橘绿时、·2023-08-01 01:47

在win10上安装spinal hdl完全教程(一篇文章就够了)

一参考文章SpinalHDL开发环境搭建一步到位（图文版）-极术社区-连接开发者与智能计算生态(aijishu.com)https://aijishu.com/a/1060000000255643SpinalHDL(一)——环境搭建-知乎(zhihu.com)https://zhuanlan.zhihu.com/p/146529005
youzjuer·2023-07-28 12:29

深亚微米FPGA结构与CAD设计

综合HDL->基本门级网表->逻辑优化->查找表网表->打包成逻辑单元块->逻辑单元
小天才dhsb·2023-07-27 14:43

网页中的直播

网页直播常用到的流媒体协议有RTMP、HDL(HTTP-FLV)、HLS这3种。
赵的拇指·2023-07-18 03:53

好的VHDL网站

http://www.fpga.com.cn/hdl/vhdl_example.htm，上面有很多实例，这样可以对CPU的工作有个更加清楚的认识
idoit0204·2023-07-17 16:00

专用集成电路设计实用教程（学习笔记一）

其中软IP用HDL描述；固化IP用门级网表描述；硬IP是指实现到物理版图的硅块（SiliconBlock）。
day day learn·2023-07-15 10:31

FPGA原理和结构

基于HDL的设计流程1.工程的创建包括源程序，设置文件，约束文件等2.源文件的创建就是将电路描述代码添加到源文件中3.仿真源文件的创建除了源文件还要添加测试文件testbench，如果用了IP，则需要添加
小天才dhsb·2023-07-14 12:13

【Verilog HDL】FPGA-testbench基础知识

欢迎来到FPGA专栏~testbench基础知识☆*o(≧▽≦)o*☆嗨~我是小夏与酒✨博客主页：小夏与酒的博客该系列文章专栏：FPGA学习之旅文章作者技术和水平有限，如果文中出现错误，希望大家能指正欢迎大家关注！❤️目录-testbench基础知识一、说明二、testbench简单理解三、testbench文件结构3.1声明仿真的单位和精度3.2宏定义3.3定义测试模块名3.4声明信号3.5模块
小夏与酒·2023-07-14 06:44

MATLAB HDL Coder从无到有

本文主要记录MATLABHDLCoder的入门学习和使用过程MATLABHDLNameDescriptionInstallationStepsInitalstepsSimulationAdvancedstepsContributingProjectstatusErrors&solutions:MATLABHDLNameMATLABHDLDescriptionThisrepositorydocume
Αλήθεια·2023-07-13 22:24

Verilog学习（1）：概念，模块，数据类型，运算符表达式

quartusⅡhttps://www.bilibili.com/read/cv6688454vscode中编写代码：https://zhuanlan.zhihu.com/p/318366616用数电的思维去思考HDL
AI路漫漫·2023-06-23 14:01

详解vivado网表文件DCP文件的封装生成、使用与注意事项

2DCP文件简介DCP文件是vivado独有的一种相当于fpga设计中的hdl源文件的加密压缩文件。
风中月隐·2023-06-23 03:30

IC设计前端到后端的流程和EDA工具

2、HDL设计输入：设计输入方法有：HDL语言（Veril
映冬·2023-06-22 08:21

spyglass 学习笔记之lint check

运行design-read流程来执行第一级的HDL分析。在
映冬·2023-06-22 08:21

GPT-4 加持芯片设计开发速度

经过专门训练的工程师将编写成硬件语言（HDL），例如Verilog，以创建允许硬件执行其
ejinxian·2023-06-22 01:14

sdf与timingCheck和后仿真

Distributeddelays2.specify--endspecify1.1specify内部语法2.sdf2.1sdf的格式3.timingCheck和网表后仿真4.关于负值delay可以参考：HDL
cy413026·2023-06-19 15:45

HDL抽象等级 仿真模型 网表 delay speicfy与sdf

1.HDL硬件描述语言抽象分级HDL这里主要说verilog在描述硬件电路时分为三个抽象级别行为级模型：主要用于testbench，着重系统行为和算法，不在于电路实现，不可综合（常用描述有initial
cy413026·2023-06-19 15:13

IC - 什么是数字IC设计？

综合与验证：硬件描述语言和功能验证在数字设计的早期阶段开发的具有行为描述的数字块需要转换为硬件描述语言(HDL)
王万林 Ben·2023-06-17 00:25

一个生僻的vivado仿真错误

doesnothaveagenericnamed‘DLY’[/wrk/2018.3/nightly/2018_12_06_2405991/packages/customer/vivado/data/ip/xilinx/cordic_v6_0/hdl
翟二狗爱学习·2023-06-16 20:01

三、4【Verilog HDL】基础知识之模块和端口

参考书籍：《VerilogHDL数字设计与综合》第二版，本文档为第四章的学习笔记。目录学习目标4.1模块4.2端口4.2.1端口列表4.2.2端口声明4.2.3端口连接规则4.2.4端口与外部信号的连接1、顺序端口连接2、命名端口连接4.3层次命名学习目标清楚模块中的组成部分模块的端口列表声明模块实例化及其端口信号连接标识符层次4.1模块module开始，endmodule结束。模块内部5个组成部
追逐者-桥·2023-06-13 02:44

【IC设计】Synopsys数字IC设计流程

文章目录数字IC设计流程前端设计RTL编写和HDL仿真逻辑综合门级仿真形式化验证后端设计数据准备setmw_phys_refs*setlink_library*数据准备(SDC)数据准备(RCTechfile
农民真快落·2023-06-12 00:30

#Verilog HDL# Verilog设计中的竞争问题和解决办法

经过前面文章的学习，我们知道：不管是Verilog设计语言，还是Sytemverilog验证语言，标准都定义了语言调度机制，来规范各家编译器和仿真器的开发。今天，我们着重看一下Verilog硬件设计语言中竞争问题，以及解决竞争问题的办法。先上图，如下。大家都非常熟悉下面的调度机制了。这里不多说了。接下来，我们看一个例子：通过VCS+Verdi工具查看波形如下：可见，使用阻塞赋值的方式，在每个clk
那么菜·2023-06-08 00:44

Verilog HDL 快速入门FPGA超级干货第一季

废话不多说，直接上菜，干饭目录VerilogHDL快速入门FPGA超级干货第一季1.模块2.时延3.数据流描述方式4.行为描述方式5.结构化描述形式6.混合设计描述方式7.设计模拟VerilogHDL快速入门FPGA超级干货第二季VerilogHDL快速入门FPGA超级干货第一季1.模块  设计的数据流行为使用连续赋值语句进行描述;时序行为使用过程结构描述。一个模块可以在另一个模块中使用。  说明
琅中之嶹·2023-06-07 03:03

FPGA基础（5）verilog HDL基础查缺补漏

图片发自App1、仿真分为软仿和硬仿，前者检测逻辑错误，后者检查逻辑和时序上的错误，而fpga只能检查逻辑错误。2、设计方法：自上而下，方案指导设计，先写设计方案，后设计编程实现功能。3、每个字符都是八位的4、==逻辑相等，===实例相等，当实例中含有x或者z，“bx==bx，bx===bx”前者的判定结果是x，后者则是1。5、约简运算中，c=&b，则c=（（b[0]&b[1]）&b[2]），这里
BadRosoul·2023-04-21 19:00

HNU工训中心：平台 2HDL 语言与验证实验报告

一、自定FSM说明1、状态描述State0：睡觉，如果闹钟响则起床吃早餐，否则继续睡觉State1：吃早餐，吃完去上课State2：上课，上完课后如果要开会就去开会，否则去自习State3：自习，自习会后吃午餐State4：开会，开会完后吃午餐State5：吃午餐，吃完午餐去睡午觉State6：睡午觉，睡晚午觉后如果要运动则去运动，否则打游戏State7：运动，运动完后洗澡State8：打游戏，打
芜湖韩金轮·2023-04-20 05:46

【FPGA-DSP】第六期：Black Box调用流程

BlackBox是SystemGenerator中的一个block，可以将其他HDL文件以黑盒的形式封装到SystemGenerator设
༜黎明之光༜·2023-04-18 05:31

硬件语言Verilog HDL牛客刷题day11 A里部分 和 Z兴部分

1.VL72全加器1.题目：①请用题目提供的半加器实现全加器电路①半加器的参考代码如下，可在答案中添加并例化此代码。2.解题思路（可以看代码）2.1先看半加器s是加位，C是进位。2.2再看全加器s是加位，C是进位。2.3解题办法一，直接assign不使用半加器。2.4解题办法二，直接assign使用半加器，两个相加得出加位，assign得出进位。3.解题代码`timescale1ns/1nsmod
_She001·2023-04-17 21:44

硬件语言Verilog HDL牛客刷题 day09 哲K部分

1.VL59根据RTL图编写Verilog程序1.题目：根据以下RTL图，使用VerilogHDL语言编写代码，实现相同的功能，并编写testbench验证功能2.解题思路2.1了解D触发器的知识（在时钟是上升沿的时候，输入是什么输出什么）2.2注意经过D触发器的器件需要延时一个周期。链接：时序约束系列之D触发器原理和FPGA时序结构-知乎(zhihu.com)3.解题代码`timescale1n
_She001·2023-04-17 21:13

硬件语言Verilog HDL牛客刷题day10 华W部分 和 DJ部分

1.VL63并串转换1.题目：设计一个模块进行并串转换，要求每四位d输为转到一位dout输出，输出valid_in表示此时的输入有效。2.解题思路2.1计数记录输出的位数。2.2数据有一个延时。2.3思路就是搞一个寄存器存储数据，然后根据数据的位数来决定计数的大小。3.解题代码`timescale1ns/1nsmodulehuawei5(inputwireclk,inputwirerst,inpu
_She001·2023-04-17 21:13

基于 Verilog HDL 设计真彩图的灰度处理模块

引言FPGA比较擅长的是作定点数整数运算，那么对于带有小数部分的乘加运算。一般都选择先扩大若干倍，而后将运算结果缩小若干倍实现。应用案例，真彩图转灰度图的心理学计算公式：Gray=0.299R+0.587G+0.114B本文给出具体的设计、仿真源码（VerilogHDL）。结合MATLAB平台验证结果的准确性。Verilog编译仿真平台：Vivado2018.3MATLAB版本：2022a设计//
在路上-正出发·2023-04-17 07:28

vivado HDL编写示例

Vivado软件提供了HDL编写中常用的示例，旨在帮助初学者更好地理解和掌握HDL编程，这里分享一下verilog代码示例。
FPGA狂飙·2023-04-16 11:52

硬件语言Verilog HDL牛客刷题day08 综合部分

1.JohnsonCounter1.题目：请用Verilog实现4位约翰逊计数器（扭环形计数器），计数器的循环状态如下。电路的接口如下图所示2.解题思路2.1一个简单的状态机的配置。2.2注意起始状态是0000就行3.解题代码`timescale1ns/1nsmoduleJC_counter(inputclk,inputrst_n,outputreg[3:0]Q);parameters0=4'b0
_She001·2023-04-15 05:18

Vscode配置Verilog开发环境

一、插件安装在Vscode扩展中搜索verilog安装下面几个插件Verilog-HDL/SystemVerilog/BluespecSystemVerilog可实现功能：语法高亮（颜色较少）自动补全（
初雪白了头·2023-04-13 23:17

如何学习FPGA

22168673/article/details/90643220原文：https://blog.csdn.net/k331922164/article/details/44626989一、入门首先要掌握HDL
one_u_h·2023-04-09 13:36

HDL4SE：软件工程师学习Verilog语言（六）

6表达式与赋值我们终于可以继续学习了，也是没有办法，其实工作的80%的时间都是在忙杂事，就像打游戏一样，其实大部分时间都在打小怪，清理现场，真正打终极BOSS的时间是很少的，但是不清小怪，打BOSS就束手束脚，也很难通关啊。我们先来复习一下前面的学习内容：我们对数字电路有了基本的概念，了解verilog语言的运行与c语言还是有很大差别的。数字电路有两种基本的类型，一种是组合电路，数学上对应一个布尔
饶先宏·2023-04-09 13:33

HDL4SE：软件工程师学习Verilog语言（三）

3数据类型与程序结构上一次介绍了verilog语言中的词法结构，并给出了verilog词法的形式描述文件，可以通过flex工具生成词法分析程序。运行该程序，我们可以逐个读取源代码中的单词。当然，词法分析之前还有一个预处理过程，后面会给出预处理过程的实现代码。学习一种计算机语言，我们在搞定单词表后，下一步关心的一个是底层的语言要素，就是这种语言描述什么样的数据类型和数据结构，如何描述，同时也关心这种
饶先宏·2023-04-09 13:03

ASIC-WORLD Verilog（1）一日Verilog

这是网站原文：VerilogTutorial介绍Verilog是一种硬件描述语言(HARDWAREDESCRIPTIONLANGUAGE,HDL)。硬件描述语言是一种用于描述数字系统（
孤独的单刀·2023-04-09 05:39

数字IC设计流程

C++/Matlab）RTLHDL（VHDL/Verilog）RTL——RegisterTransferLevel（寄存器传输级）不关心寄存器和组合逻辑的细节，通过寄存器到寄存器的逻辑功能来描述电路的HDL
MrAlexLee·2023-04-08 07:20

FPGA学习笔记-1 FPGA原理与开发流程

1.1.2什么是HDL？什么是Verilog？
虎慕·2023-04-08 04:55

硬件语言Verilog HDL牛客刷题day05时序逻辑部分（2）

1.VL33非整数倍数据位宽转换8to121.题目：实现数据位宽转换电路，实现8bit数据输入转换为12bit数据输出。其中，先到的数据应置于输出的高bit位。电路的接口如下图所示。valid_in用来指示数据输入data_in的有效性，valid_out用来指示数据输出data_out的有效性；clk是时钟信号；rst_n是异步复位信号。2.解题思路2.1生成一个寄存器存储数据，寄存器的大小应该
_She001·2023-04-06 21:57

硬件语言Verilog HDL牛客刷题day04 序列检测部分

1.VL25输入序列连续的序列检测1.题目：请编写一个序列检测模块，检测输入信号a是否满足01110001序列，当信号满足该序列，给出指示信号match。模块的接口信号图如下：2.解题思路2.1首先暴力的手段，使用{}组合逻辑左移寄存器最右边添加a的值。对比寄存器的值输出match的值。(下下个状态使用always的非堵塞赋值可以)2.2使用三段的状态机3.解题代码`timescale1ns/1n
_She001·2023-04-06 21:57

硬件语言Verilog HDL牛客刷题day05 时序逻辑部分

1.VL29信号发生器1.题目：题目描述：请编写一个信号发生器模块，根据波形选择信号wave_choise发出相应的波形：wave_choice=0时，发出方波信号；wave_choice=1时，发出锯齿波信号；wave_choice=2时，发出三角波信号。2.解题思路，2.1时序逻辑的题目使用状态机。2.2三角波模式需要设置一个标志位flag。flag仅在三角波模式也就是wave_chosie=
_She001·2023-04-06 21:57

硬件语言Verilog HDL牛客刷题day06 跨时钟域传输部分

1.VL45异步FIFO1.题目：请根据题目中给出的双口RAM代码和接口描述，实现异步FIFO，要求FIFO位宽和深度参数化可配置。电路的接口如下图所示。2.解题思路2.1格雷码的4位表格2.2格雷码的得到的公式2.3没搞的太懂。一个链接：FIFO设计-异步FIFO篇-知乎(zhihu.com)自己的理解：a.首先是计数到格雷码的转换。b.然后是为什么要使用格雷码，为了异步时钟要延时2个周期，因为
_She001·2023-04-06 21:37

如何学习FPGA

目录一、入门首先要掌握HDL（HDL=verilog+VHDL）。二、独立完成中小规模的数字电路设计。三、掌握设计方法和设计原则。四、学会提高开发效率。五、增强理论基础。六、学会使用MATLAB仿真。
江鸟的坚持·2023-04-05 11:38
上一页 2 3 4 5 6 7 8 9 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他