Linx

xilinx原语详解及仿真——OSERDESE2

1、概括OSERDESE2  OSERDESE2（OutputParallel-to-SerialLogicResources是7系列FPGA器件中的专用并串转换器，具有特定的时钟和逻辑资源。图1是OSERDESE2的框图，每个OSERDESE2模块都包含一个用于数据和三态控制的专用串行器。数据和三态串行器输出都可以配置为SDR（在时钟的单沿传输数据）和DDR（在时钟的双沿传输数据）模式。数据序列
电路_fpga·2023-12-18 00:51

xilinx原语介绍及仿真——IDDR

  IDDR的主要功能就是将输入的双沿信号转换为单沿信号输出给FPGA内部逻辑进行使用，IDDR位于通1中的ILOGICE部分，在讲解IDDR使用前，需要了解ILOGICE的结构及功能。图17系列IO模块(左侧HPbank，右侧HRbank)1、ILOGICE  ILOGICE位于IOB旁边，ILOGICE块包含同步元件，用于在数据通过IOB进入FPGA时捕获数据。7系列芯片中ILOGICE可能是
电路_fpga·2023-12-18 00:21

xilinx原语详解及仿真——ODDR

  ODDR位于OLOGIC中，可以把单沿传输的数据转换为双沿传输的数据，在讲解ODDR功能之前，需要先了解OLOGIC的结构及功能。1、OLOGIC  OLOGIC块位于IOB的内侧，FPGA内部信号想要输出到管脚，都必须经过OLOGIC。OLOGIC资源的类型为OLOGICE2（HPI/OBank）和OLOGICE3（HRI/OBank），两者在功能和结构上是相同的，所以本文称为OLOGIC。
电路_fpga·2023-12-18 00:21

基于FPGA的HDMI编码模块设计——OSERDESE2

Xilinx还存在一个原语，可以直接将并行的单沿数据转换为串行的双沿采样数据，与ODDR复用相同的硬件资源OLOGIC，就是OSERDESE2原语。  前文
电路_fpga·2023-12-18 00:21

XILINX IDE开发错误类型总结(持续更新...)

1.首次在ubuntu18.04.4运行HLS报错，错误类型：stidio等头文件找不到原因：没有安装gcc等代码库解决方法：安装即可库即可sudoapt-getinstallgccsudoapt-getinstallgcc-multilib2.vivado关键警告/错误错误描述：[BD41-1356]Slavesegmentisnotmappedinto.PleaseuseAddressEdit
robot.zhoy·2023-12-17 07:26

Linux笔记：关于Linux操作系统的特性、界面、购买、安装、接入操作等

Linux,手机端的如：Android、iOS系统等Linux作为服务器最常用的系统，在使用上与windows有很大区别Linux操作系统诞生于1991年，根据Unix开发而来，是免费的类Unix操作系统Linxu
Wang's Blog·2023-12-17 01:31

【FPGA/verilog -入门学习9】verilog基于查找表的8位格雷码转换

简单说，就是一个预先存储好结果的数据表通过访问这张预先存储好结果的数据表，可以快速的获取不同输入的输出结果查找表可以免去运算的过程，尤其对于复杂的运算更是可以大大减少运算开销和运行时间2，怎么使用1，Xilinx
王者时代·2023-12-16 23:25

Linxu MMC 驱动子系统(一)

LinuxMMC驱动子系统详解_linuxmmc驱动-CSDN博客SD/SDIO/MMC驱动是一种基于SDMMC和SDSPI主机驱动的协议级驱动程序，目前已支持SD存储器、SDIO卡和eMMC芯片。因为linux内核mmc子系统里面已经实现了这些协议，我们以后并不需要重新实现这些，只需要对协议有个简单的了解。mmc是比较老的存储卡了，sd是mmc的替代者，sdio是基于sd而额外开发出的一种io接
李小白20200202·2023-12-16 19:57

【 TES720D】基于国内某厂商的FMQL20S400全国产化ARM核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、EMMC、SP
北京青翼科技·2023-12-16 16:33

verilog进阶语法-触发器原语

概述:xilinx设计的触发器提供了多种配置方式，方便设计最简触发器，同步复位触发器，异步复位触发器，同步时钟使能触发器，异步时钟使能触发器。输出又分为同步复位和置位，异步清零和预置位。
q511951451·2023-12-16 13:45

基于FPGA的视频接口之高速IO

简介相对于其他视频接口来说，高速IO接口（以Xilinx公司为例，spartan6系列的GTP、Artix7系列的GTP，KENTEX7系列的GTX和GTH等）具有简化设计、充分利用FPGA资源、降低设计成本等功能
Eidolon_li·2023-12-16 00:59

Xilinx FPGA——ISE时序约束“建立时间不满足”问题解决记录

一、现象最近使用赛灵思的FPGA设计项目时，出现时序约束失效问题。点进去发现如下：一个始终约束没有生效，有多处报错。二、原因出现这个问题的原因是，建立时间不满足。时序违例的主要原因是建立时间和保持时间不满足要求，那么什么情况下会出现建立时间和保持时间不满足要求呢？建立时间不满足要求通常是因为组合逻辑处理时间太长！保持时间不满足要求通常是因为组合逻辑处理时间太短！建立时间和保持时间都不满足往往出现在
仲南音·2023-12-14 22:21

【XILINX】记录ISE/Vivado使用过程中遇到的一些warning及解决方案

前言XILINX/AMD是大家常用的FPGA，但是在使用其开发工具ISE/Vivado时免不了会遇到很多warning，(大家是不是发现程序越大warning越多？)
神仙约架·2023-12-14 22:44

Xilinx原语详解——IBUFDS & OBUFDS

  在使用FPGA时，往往会用到一些差分信号，比如HDMI接口，LVDS接口的ADC、显示器等等设备，而FPGA内部往往只会使用单端信号，就需要完成单端信号和差分信号的相互转换，xilinx提供了两个原语对所有
电路_fpga·2023-12-14 13:25

Kotlin 协程：简单理解 runBlocking， launch ，withContext ，async，doAsync

而平时我们要想在AndroidStudio使用协程，先要在gradle引入协程依赖：implementation"org.jetbrains.kotlinx:kotlinx-coroutines-core
Jason_Lee155·2023-12-14 12:40

【XILINX】ISE chipscope出现错误 Can‘t load jre bin client jvm.dll

问题ISEchipscope出现错误Can'tloadjrebinclientjvm.dllC:\Xilinx\14.7\ISE_DS\ISE\bin\ntC:\Xilinx\14.7\ISE_DS\.
神仙约架·2023-12-06 19:55

K7系列FPGA多重启动(Multiboot)

  Xilinx家的FPGA支持多重启动功能（Multiboot），即可以从多个bin文件中进行选择性加载，从而实现对系统的动态更新，或系统功能的动态调整。  
今朝无言·2023-12-06 14:56

【Error】java.lang.NoClassDefFoundError: Failed resolution of: Lkotlinx/coroutines/CoroutineScope；

会报下面错误java.lang.NoClassDefFoundError:Failedresolutionof:Lkotlinx/coroutines/CoroutineScope;这通常表示Kotlin
Chelsea0522·2023-12-06 13:50

kotlin--SharedFlow运用

可以一对多，发射一次，多端接收效果：1.定义一个类，来对MutableSharedFlow对象作操作packagecom.aruba.flowapplyapplication.commonimportkotlinx.coroutines.flow.MutableSharedFlow
aruba·2023-12-06 13:33

xilinx系列FPGA基于VIVADO的pin delay列表生成说明

目录1概述2示例平台3操作说明4注意事项xilinx系列FPGA基于VIVADO的pindelay列表生成说明1概述本文用于讲诉xilinx系列FPGA基于VIVADO的pindelay列表生成说明，以及一些注意事项
风中月隐·2023-12-06 08:44

Vivado对应Matlab版本,vivado安装System Generator不支持新版Matlab怎么办？

按照Xilinx的作风，Vivado只支持最近两年3个版本的Matlab，当前最新版vivado2018.3只支持2017a,2017b,2018a，连matlab2018b都不支持SystemGenerator
大福mk~~~·2023-12-06 02:09

linux vivado windows,vivado2017.2 license 下载

vivado2017.2是一款Xilinx开发的功能强大的产品加工分析软件，在专业化的产品加工方面，提高产品上市的时间决定于加工的流程设计以及优化的设计方案，定制一套专业的加工流程是每一个厂家以及设计师都需要面对的问题
如果有片海·2023-12-06 02:08

芯灵思SInA33开发板怎样烧写镜像文件

上一节已经制作好了linux镜像文件，现在将它烧入开发板中需要的工具有*SINLINX-A33_qt-4.8.7_lcd1024x600_v3.1#镜像文件*PhoenixSuit#烧写工具*串口线或USB
sinlinx123·2023-12-06 01:38

【risc-v】易灵思efinix FPGA riscv嵌入式软件源码分享

本系列会覆盖以下FPGA厂商易灵思efinix赛灵思xilinx阿尔特拉Altera本文内容隶属于【易灵思efinix】系列。
神仙约架·2023-12-05 23:59

基于ZYNQ 的多轴运动控制平台关键技术研发-总体架构设计(一）

基于多轴运动控制平台的实时通信和同步控制需求，采用XilinxZynq7020SoC作为核心处理器，设计了双核SoC多轴运动控制平台的总体架构。
深圳信迈科技DSP+ARM+FPGA·2023-12-05 23:16

赛灵思 Xilinx Vivado 时序收敛技巧之总体脉冲宽度时序裕量违例 (TPWS) 第 1 部分

欢迎阅读Vivado时序收敛技巧系列博客。在本系列中，我们将介绍可归类为脉冲宽度违例(PulseWidthViolation)的多种类型的时序违例。本文将主要介绍“最大偏差违例”相关内容。有多种类型的时序违例可归类为脉冲宽度违例。最大偏差违例（本文详解之重点）最小周期违例（详见此处）。最大周期违例低脉冲宽度违例高脉冲宽度违例如需了解脉冲宽度违例的详情，请参阅“时序汇总报告(ReportTiming
芯语芯愿·2023-12-05 21:56

Vivado时序收敛技术（一） Baseline基础理论

本文整理自Xilinx公开课：Vivado时序收敛技术。有些知识在公开课中讲的并不是很细，因此我又对齐进行了整理，分为了几篇文章。
yundanfengqing_nuc·2023-12-05 21:56

Vivado时序约束（转载）

Vivado时序约束本文主要介绍如何在Vivado设计套件中进行时序约束，原文出自Xilinx中文社区。
wangyanchao151·2023-12-05 21:55

VIVADO时序约束之时序例外(set_multicycle_path)

如果路径起点和终点的控制电路允许，Xilinx建议您使用多周期路径约束来放宽设置要求。根据您的意图，保留要求可能仍然保持原始关系。这有助
Abel……·2023-12-05 21:53

xilinx usb下载器 速度高速极限设置 JTAG-SMT2 JTAG-HS2 JTAG-HS3和Platform Cable USB DLC9 DLC10速度测试

xilinxusb下载器下载速度极限设置以及高速JTAG-SMT2(HS1HS2HS3)和DLC9DLC10速度测试对于一款xilinx的下载器，研发和烧录以及boss都最关心下载速度的极限值。
rui22·2023-12-05 09:46

Xilinx下载器platform cable usb DLC10在ISE和vivado驱动安装方法

赛灵下载器思驱动安装方法XILINXUSB下载器驱动的安装Xilinx下载器驱动常见安装方法使用下载器如下图：安装xilinx软件后，正常插上就会自动安装驱动。
rui22·2023-12-05 09:46

XILINX ISE ISE14.7在win10 win8中闪退 无法打开的解决办法

XILINXISE在win10win8中闪退解决办法ISE是Xilinx推出的一款经典的硬件设计软件。
rui22·2023-12-05 09:15

xilinx altera lattice uart 四合一 下载器MTC2 JTAG HS3 USB BLASTER HW-USBN-2B 使用说明教程

xilinxalteralatticeuart四合一仿真器/下载器：MTC2PLUSMTC2PLUS跨平台多功能仿真器/下载器，每种下载器都支持标准全信号接口。
rui22·2023-12-05 09:15

『学了就忘』Linux系统管理 — 9.crontab命令循环执行定时任务（一）

在Linxu系统中，有三种用于任务调度的工具at命令调用atd服务。crontab命令调用cron（crond）服务。an
繁华似锦Fighting·2023-12-05 05:53

【【水 MicroBlaze 最后的介绍和使用】】

最后的介绍和使用我对MicroBlaze已经有了一个普遍的理解了现在我将看的两个一个是AXI4接口的DDR读写实验还有一个是AXIDMA环路实验虽然是水文但是也许能从中得到一些收获第一个是AXIDDR读写实验Xilinx
ZxsLoves·2023-12-04 19:21

fpga-mif文件生成

其中*.hex和*.mif格式是用于altera的rom，*.hex和*.coe格式用于xilinx的rom在使用fpga查表法时是rom文件调用的典型应用，在此以*.mif格式文件为例说明其生成方法，
ethanismyname·2023-12-04 15:14

fpga rom 初始化文件的一些心得

目录可能遇到的问题问题解决方案rom的初始化用途文件类型如何生成初始化文件示例AlteraXilinx可能遇到的问题问题alteraFPGA的rom找不到初始化文件，编译过程会提示类似的问题Error(
神仙约架·2023-12-04 15:43

Linxu-Sed 进阶

前言sed命令是Linux核心命令之一，熟悉sed命令可以让程序员在Linux环境下更加灵活的处理各种文本，做到事半功倍的效果，甚至再也不用打开文件逐行编辑。笔者将个人对sed理解加以归纳整理，供大家学习借鉴，如果不当之处欢迎斧正。基本格式首先介绍下sed命令的基本格式，万变不离其宗[address]command其中command可以有多个，形如[address]{commandcommand}
海淀龙叔·2023-12-04 13:10

【开发工具】分享一下我PC上装的FPGA工程师开发工具

目录前言1.Xilinx2.Altera3.Efinix4.Lattice二、仿真工具三、科研工具四、辅助工具1.硬件开发2.软件开发3.效率工具总结有喜欢FPGA开发的同学可以关注我一下，这里会经常分享一些
神仙约架·2023-12-04 06:48

【risc-v】易灵思efinix FPGA sapphire_soc IP配置参数分享

本系列会覆盖以下FPGA厂商易灵思efinix赛灵思xilinx阿尔特拉Altera本文内容隶属于【易灵思efinix】系列。
神仙约架·2023-12-04 06:48

【BUG】ERROR Place 1115 Unroutable Placement

项目场景：使用XilinxFPGA时遇到下面的这个问题ERROR:Place:1115-UnroutablePlacement!
神仙约架·2023-12-04 06:48

【risc-v】易灵思efinix FPGA riscv 时钟配置的一些总结

本系列会覆盖以下FPGA厂商易灵思efinix赛灵思xilinx阿尔特拉Altera本文内容隶属于【易灵思efinix】系列。文章目录系列文章目录前言一、pandas是什么？
神仙约架·2023-12-04 06:44

iOS最佳实践

iOS最佳实践2015-03-3109:19编辑：suiling分类：iOS开发来源：linxiangyu的简书2481Objective-CiOSSwift实践招聘信息：悠悦社区寻求iOS软件开发者合作游戏美术外包选厦门力游网络专业实力见证奇迹一
haozi_2013·2023-12-04 05:02

xilinx原语及bank简介

在此之前我对原语的理解就跟IP核一样，只是更直接的调用底层组件，事实也确实如此，也没有使用过原语，全部通过IP手册然后调用相关IP即可，比如锁相环，FIFO，FIR，FFT，ROM，RAM这些常用IP。但此次在编写HDMI接口驱动的时候，需要将单沿采样信号变为双沿采样的信号输出，还需要把单端信号转换为差分信号输出。实现这些功能可以调用SelectIO的IP，但是这个IP包含IDDR、ODDR、ID
BinaryStarXin·2023-12-03 11:46

完整版：统信UOS国产操作系统安装docker并运行

于是选择了跟linxu比较友好的统信国产操作系统。
起一点·2023-12-03 10:32

retrofit2.6+kotlin协程中 onFailure回调的处理

implementation'androidx.lifecycle:lifecycle-viewmodel-ktx:2.1.0'//kotlin协程依赖implementation'org.jetbrains.kotlinx
我家造地球·2023-12-03 02:59

wordpress安装之Linux ftp传输

首先呢，我们需要有一个linxu的系统当服务器，然后呢，我们需要上传wordpress文件到服务器，这个怎么做呢？首先我们安装Linux中的ftp。
疯狂的宅男·2023-12-02 14:56

【解决win10 64位系统下ISE14.7闪退问题】

【解决win1064位系统下ISE14.7闪退问题】在FPGA开发中，使用XilinxISE设计工具可以快速进行开发。但是在使用win1064位系统下的ISE14.7版本时，可能会遇到闪退的问题。
星光璀抱·2023-12-02 01:19

Linux--2.6内核调度和环境变量

北尘_：个人主页个人专栏:《Linux操作系统》《经典算法试题》《C++》《数据结构与算法》☀️走在路上，不忘来时的初心文章目录一、Linxu2.6内核进程调度队列1、一个CPU拥有一个runqueue2
北尘_·2023-12-01 19:21

处理器及微控制器：XCZU15EG-2FFVC900I 可编程单元

XCZU15EG-2FFVC900I参数：Zynq®UltraScale+™MPSoC系列基于Xilinx®UltraScale™MPSoC架构。
YHPsophie·2023-12-01 17:18
上一页 4 5 6 7 8 9 10 11 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他