---a/arch/openrisc/include/asm/unistd.h+++b/arch/openrisc/i

---a/arch/openrisc/include/asm/unistd.h +++b/arch/openri

引言之前关于openrisc的内容，几乎都是基于opencores官方的ordb2a那个开发板的，但是，实际情况是有那个板子的人不是很多，所以目前我在做一个与之类似的板子，并且很快就会跟大家见面，这是后话

关于之前我们所做的工作，请参考：OpenRisc-30-SDcardcontroller模块分析与验证：http://blog.csdn.net/rill_

引言之前，我们分析or1200的控制通路中的sprs模块和except模块，本小节，我们就分析一下or1200控制通路的最后一个模块，就是freeze模块。1，整体分析freeze模块，顾名思义，就是根据各个流水阶段的反馈信号，负责产生控制整条流水线各个阶段的暂停信号，如取指阶段的genpc_freeze和if_freeze信号，解码阶段的id_freeze信号，执行阶段的ex_freeze信号，

引言“不如意事常八九，可与语人无二三”，人嘛，没有一帆风顺，一定有这样或那样的异常状况出现。对CPU来说，也是这样，如果一个CPU只能顺序执行，不能处理异常情况，那么这个CPU也就没什么存在的意义了。本小节，我们就分析一下or1200的异常处理系统。1，异常1>异常的概念这里假定中断是异常的一种类型。说到异常，大家可能并不陌生，linux里面有异常处理上下文的机制，之前我们在分析MMU模块时有TL

1，首先从opencores.org下载源代码，笔者是通过svn方式获得；svncohttp://opencores.org/ocsvn/openrisc/openrisc这个是完整svn包，如果不关心其他目录则只需要一下两个

引言之前，我们在分析or1200的WB模块时（http://blog.csdn.net/rill_zhen/article/details/10220619），介绍了OpenRISC的GPRS（generalpurposeregisterset

引言“善妖善老，善始善终”，说的是无论什么事情要从有头有尾，别三分钟热度。对于or1200的流水线来说，MA阶段是最后一个阶段，也是整条流水线的收尾阶段，负责战场的清扫工作。比如，把运算指令的运算结果要写到寄存器里，把从内存读来的数据写到寄存器里，如果在前面的流水阶段出现了异常，WB阶段还要负责把异常指令的地址存到寄存器里。总之呢，就是写回寄存器。本小节，我们就分析一下or1200五级流水线最后一

引言“茶壶里倒饺子--有口说不出“，说的是肚子里很多东西，却无法说出。其实在计算机体系结构里，也存在这个问题，这就是memorywall（存储墙）的问题。说到底，计算机的作用就是根据人们输入一堆东西，然后输出处理结果，所以，输入输出部分，就显得格外重要。CPU本身的计算能力再强，一直得不到足够的输入，或者无法将大量的结算结果输出出来，也是无济于事。流水线中的MA阶段，就是CPU和外部交流的主要窗口

引言经过对OpenRISC近一年的分析与研究，在此过程中我们了解了计算机体系结构设计相关的主要概念，重要的技术，和基本思想。我觉的，现在我们有必要练练手了。

引言之前，我们分析了or1200流水线的整体结构，也分析了流水线中IF级，EX级，本小节我们来分析ID（insndecode）级的一些细节。1，基础or1200的pipeline的ID阶段包含一个模块，就是ctrl模块，其对应的文件是or1200_ctrl.v。ID，就是instructiondecode，顾名思义，其主要任务就是对从IF阶段取得的指令进行解析，产生各种控制信号。在分析本模块之前，

引言我们在前面分析了ORPSoC，or1200_top，和or1200_cpu的整体架构，在最近，我们也分析了or1200的pipeline（流水线）中的两级，EX级和IF级。但是，我们还没有从宏观的角度，整体的了解一下or1200的流水线结构，本小节就做这件事情。1，流水线1>概述关于流水线的概念，历史，划分等等这些内容，在很多文献里都提到过，而且我们之前也介绍过，这里不再展开阐述，如有疑问请参

引言“喂饱饥饿的CPU”，是计算机体系结构设计者时刻要考虑的问题。要解决这个问题，方法大体可分为两部分，第一就是利用principleoflocality而引进的cache技术，缩短取指时间，第二就是采用各种转移预测技术，提高取指正确的概率。只有cache，没有好的转移预测，取指时间再短，每次提前取的指令都是错的，不行。只有转移预测，没有cache，即使每次取得指令都对，但是每次取指都需要很长时间

引言computer（计算机），顾名思义，就是用来compute（计算）的。计算机体系结构在上世纪五六十年代的时候，主要就是研究如何设计运算部件，就是想办法用最少的元器件（那时元器件很贵），最快的速度，完成加减乘除。。。。。。等等这些运算。后来发现运算已经足够快了，快到已经无法提供足够的运算指令和运算的操作数了，人们才开始研究如何给运算部件提供足够的指令和数据，这就产生了cache啊，分支预测啊，

引言为CPU提供足够的，稳定的指令流和数据流是计算机体系结构设计中两个永恒的话题。为了给CPU提供指令流，需要设计分支预测机构，为了给CPU提供数据流，就需要设计cache了。其实，无论是insn还是data，都需要访问存储器，所以从这个角度来说，cache需要承担更重要的角色。本小节我们就分析一下or1200的cache部分的实现。1，cache产生原因还是那句话，研究一个东西，首先要了解其来龙

引言前面我们简单分析了ORPSoC的整体结构，or1200_top的整体结构，or1200_cpu的整体结构。并对ORPSoC的启动过程，ORPSoC的debug子系统，clock子系统进行了介绍。本小节，我们一起来分析一下ORPSoC的存储器组织（memoryhierarchy）。1，背景知识在分析ORPSoC的memoryhierarchy之前，我们有必要先了解一下关于cache的backgr

引言之前，我们在eCos下对ORPSoC的SD卡控制器进行了测试，这次我们将进行一次基于linux的测试和验证。关于基于eCos下的SDcardcontroller测试请参考：http://blog.csdn.net/rill_zhen/article/details/9365477和http://blog.csdn.net/rill_zhen/article/details/9111213本小节

引言前面我们分析了ORPSoC的整体架构，并对其子系统进行了深入的分析和了解。但对于ORPSoC的核心模块or1200_top及其内部的core--or1200_cpu模块却鲜有涉及，算是ORPSoC分析的盲区，也是蒙在我心里的一片乌云。本小结就对这两个模块的整体架构进行分析，扫除这块所谓的‘盲区’和‘乌云’。1，ageneralpicture按照惯例，还是先对这两个模块有一个感性认识。下面就是o

引言前面我们分析了ORPSoC的整体架构，并对其子系统进行了深入的分析和了解。但对于ORPSoC的核心模块or1200_top及其内部的core--or1200_cpu模块却鲜有涉及，算是ORPSoC分析的盲区，也是蒙在我心里的一片乌云。本小结就对这两个模块的整体架构进行分析，扫除这块所谓的‘盲区’和‘乌云’。1，ageneralpicture按照惯例，还是先对这两个模块有一个感性认识。下面就是o

引言之前，我们简单分析了ORPSoC的clock子系统，debug子系统，对FPGA的上电，复位，配置，初始化，用户模式等FPGA准备过程有了初步了解。此外对ORPSoC的启动过程，包括程序的烧写，上电之后的load等过程也有了初步了解。为了避免犯一叶障目，盲人摸象，本小节就对ORPSoC的整体架构做一个分析，力图能在宏观上把握ORPSoC的整体设计。关于debug子系统：http://blog.

引言之前，曾经在orpsoc的平台上，测试验证过其sdcardcontroller的linux的驱动，但是并不是很完美，经过努力，终于在eCos下完成了其全部功能的验证，包括驱动层验证，文件系统的挂载，应用层的创建文件，打开文件，复制文件，源文件与复制文件的比较等，此外，还有创建目录，切换目录等操作。本小节就分享一下整个验证过程。关于基于orpsoc+linux下的sdcardcontroller

 引言ORPSoC目前支持好几种OS，除了前面一直介绍的linux，还支持eCos，eCos是RTOS，如果你的系统对时间的要求比较高，那eCos会是一个不错的选择。本小节就简单介绍一下，在ORPSoC上如何运行eCos。1，关于eCoseCos是针对于嵌入式系统而开发的开源、实时操作系统，eCos是模块化的，你可以根据自己的需要来增加或裁减相应的模块，使更合适自己。就像linux一样，但是这里需

引言ORPSoC目前支持好几种OS，除了前面一直介绍的linux，还支持eCos，eCos是RTOS，如果你的系统对时间的要求比较高，那eCos会是一个不错的选择。本小节就简单介绍一下，在ORPSoC上如何运行eCos。1，关于eCoseCos是针对于嵌入式系统而开发的开源、实时操作系统，eCos是模块化的，你可以根据自己的需要来增加或裁减相应的模块，使更合适自己。就像linux一样，但是这里需要

引言在实现内核程序（driver）和硬件(ipcore)的memory共享时，需要解决的主要问题是如何将用kmalloc()函数获得的内核逻辑地址转换成物理地址，以供硬件（ipcore）使用，最终实现DMA操作。内核空间的程序（driver）和ipcore的memory的共享问题已经解决，请参考：http://blog.csdn.net/rill_zhen/article/details/9121

引言经过前面的分析和介绍，我们对ORPSoC的启动过程（http://blog.csdn.net/rill_zhen/article/details/8855743）和ORpSoC的debug子系统（http://blog.csdn.net/rill_zhen/article/details/9045837）有了初步的了解，但是对于启动和debug前的工作还没有仔细分析过。比如FPGA是怎么con

引言之前，我们在讨论基于ORPSoC的ipcore设计时提到过DMA的问题，当时我们实现DMA的功能时，访问的是localmemory，并没有使用主存（即外部的SDRAM），使用的是本地的一块存储区域。所以也就不存在虚实地址转换的问题。但是，要想实现一个规范的，通用的，真正意义上的附带有DMA功能的ipcore，虚实地址转换就是必须要解决的问题了。比如，软件要vgacontroller通过DMA显

引言ORPSoC的硬件平台是包含SDcardcontroller控制器的，但是对应的linux里面却没有对应的linux的驱动程序，这使ORPSoC的SDcard的使用收到了很大的限制。没有驱动，硬件是不能工作的，SD卡控制器的驱动，linux提供了非常好的framework,在写驱动时只要开发者=关心最底层的部分，就是和硬件直接打交道的部分，即linuxMMCframework的HOST部分。本

引言ORPSoC的硬件平台是包含SDcardcontroller控制器的，但是对应的linux里面却没有对应的linux的驱动程序，这使ORPSoC的SDcard的使用收到了很大的限制。没有驱动，硬件是不能工作的，SD卡控制器的驱动，linux提供了非常好的framework,在写驱动时只要开发者=关心最底层的部分，就是和硬件直接打交道的部分，即linuxMMCframework的HOST部分。本

引言正如前面所说，“如果把SOC比作一个人的话”，那么debug子系统就相当于医生，可以检测身体的健康状态。本小节就简单分析一下ORPSoC的debug子系统。debug系统担任两个主要任务，除了调试以外，还负责对flash的编程。1，子系统的结构2，结构的说明整个debug系统可简单的分成两部分，上部分和下部分，上下两部分之间通过JTAG协议通信。1>上部分上部分包括PC部分和FTDI。FTDI

引言如果把SOC比作一个人的话，那么clock系统就是人的脉搏，起着至关重要的作用。本小节就简单分析一下，ORPSoC的时钟系统。分为三部分：clk，rst，tck1，clk部分为了看到整个clk系统，我们从源头开始寻找，一直找到芯片内部的分布。1.1clk路径梳理：可以看到clk由U5产生，输入为25MHz，输出为50MHz。“ETH”连到哪里了呢？可以看到clk与FPGA的M15引脚相连，M1

引言图形，总是给人直观的感觉。想让ORPSoC能有image/video的输出，是一件很有意义的事情，而VGA就是其中一个不错的选择。本小节就分析一下一个wishbone接口的vga模块。1，模块准备下载：http://opencores.org/project,vga_lcd2，模块的architecture3，模块的使用这一步需要一点与LCD/vedio相关的知识。我曾经写过一个LCDC的li

引言图形，总是给人直观的感觉。想让ORPSoC能有image/video的输出，是一件很有意义的事情，而VGA就是其中一个不错的选择。本小节就分析一下一个wishbone接口的vga模块。1，模块准备下载：http://opencores.org/project,vga_lcd2，模块的architecture3，模块的使用这一步需要一点与LCD/vedio相关的知识。我曾经写过一个LCDC的li

本小节就通过一个简单的例子，来说明openrisc的中断机制的使用方法。  

引言网络上关于openrisc的资料很多，除了官网之外，还有很多有价值的资料值得借鉴，但是，这些资料比较分散，查找起来很是不易，为了能方便自己，也方便别人，本小节就把我遇到的不错的网址或者资料list了一下

引言之前做了很多工作，能起orpmon，能起linux，能runhelloworld。但是这些都可以说是空中楼阁，如果不把CPU的启动过程搞明白，总感觉心里没底似的。所以本小节就看一下ORPSoC在最初上电之后做的一些工作,与大部分介绍启动代码的流程的角度有所不同。Note：并不讨论上电timing等内容，直接从fetch开始。 1，从哪里取第一条指令从or1200_defines.v里面可以看到

本小节就以fft256为例，整体感觉一下基于openrisc的SOC的开发过程。

引言之前写了一个wishbone接口的slave，work的很好。但是要想实现一个功能完成的ipcore，必然要有master接口。这次就写一个ipcore（mycore），既包含slave，又包含master。一个具有类似DMA功能的ipcore。 另：本小节中省略了一些virtualbox下的操作细节，请参考上一篇文章：http://blog.csdn.net/rill_zhen/articl

OpenRisc-21-添加自己的IPcore到ORSoC并测试引言我之前写过一篇类似文章：http://blog.csdn.net/rill_zhen/article/details/8700937那篇算是一个比较详细的概述吧

，至于上次记得是基于linux系统自带的i2c-ocores.c文件接口写了简单的测试程序，这次就基于opencores社区上大虾写好的i2c controller总线驱动来做一下分析，这个总线驱动在openrisc

这篇blog介绍I2C的学习了，首先要在我们的or1200_soc上添加进来I2C Controller，到opencores社区上面找到i2c_latest.tar.gz这个工程包。    解压得到如下文件目录：    注意啦，这里的i2c_top.v的顶层文件需要自己编写，因为需要在工程的更顶层将i2c_master_top.v里的输入输出信号组织成三态信号。[plain]viewplainc

每周开始上班那一天都特别累，当然，我的宗旨是不上班一定要比上班累~年轻人嘛，多出去走走，所以我现在的工作很轻松，每天想着每周工作两天就够了。    好了，休息五天的第一次，公司没安排事情做就自己瞎搞咯，找后勤阿姨们吹吹水，调杯咖啡喝，上网看看新闻，基本上第一天上午我就是这样浪费的，现在下午的第一天，对了，最近研发新招来了三个研究生，两个是我们学校的师兄，但是对不起也要说一句了，真的好屌丝喔，怎么会

上节我们修改了适合自己开发板的u-boot代码，调试成功后我们就要固化我们的代码到flash上，我板子上的是nor flash在u-boot上的信息是：    这表明基本上flash是调通了，然后按照下载代码的流程将u-boot下载到SDRAM中先，然后再把SDRAM中u-boot程序代码复制到flash中，其中用到几个命令，flinfo，erase，cp，protect······    首先，

现在搭建好SOC，可以的话可以先练习编写一下“裸机”代码测试一下ipcores，就当做是提高操作C的能力咯，那这次我们来根据自己的SOC移植u-boot上去。Opencores社区提供的u-boot移植步骤，详细见opencores网址：    http://opencores.org/or1k/U-Boot     至于移植比较详细的解释，我google下《ARM79出品-u-boot移植手册.

现在这个or1200_basic_soc还是很单调的hor!    既然这样就去opencores上看看有什么资源搜刮咯~    ·····    现在的SOC只有CPU、RAM、UART、BUS、DEBUG    一个极端的例子，CPU只要有GPIOControler就可以控制一切的外设了，虽然这样比较极端，会花大量的CPU资源对外设做时序操作，CPU的效率会严重降低，这就是为什么要加外设控制器

经过前面千辛万苦、爬山涉水、纠结了好久才弄好的环境，现在我们终于可以把FPGA当成个单片机使了，稍微比单片机猛一点，但是绝对比单片机贵一个数量级，FPGA现在能完成由CPU做的事，我们就把它当成一个大价钱买回来的单片机，不过相比于S3C24XX的片子来说，那么贵的一个FPGA板卡跑40M的一个CPU绝对的奢侈，不过仅限于理解和学习嵌入式的过程，管他的。    但是如果是这样呢，把or1200资源优

硬件环境需要我们自己手动将系统需要的外设添加到软核上，那么首先搭一个最简单的SOC，想想我们需要点什么？    软核or1200不用说了，上了CPU必须是要跑程序的，RAM是必须的，要下载程序代码，下载器是必须的，要偷窥下程序运行信息，上个串口可以吧，CPU和外设之前要使用一种互联结构，总结一下就是：CPU、RAM、UART，BUS......    那骚年们，去opencores找齐下面的源码包

引言之前我也写了一个相关的blog,今天看到这篇，感觉也挺好的，故转载如下：本实验所有的RTL以及软件代码下载地址： http://download.csdn.net/detail/rill_zhen/6647119去年7月份毕业从桂林来到广州这边工作后，唏嘘万分，由于小弟我在学校是专业打酱油的料，所以来到公司后一直没有机会做些酱油级别以上的事情，所以平时除后勤阿姨聊聊天，在公司“搬搬砖”，等等之

引言我觉得ORPSoC的关键在于‘P’，即programmable。SoC的有优势就在于只要是满足总线interface的ip，可以实现plug&work。所以一旦完成前面的工作之后，添加属于自己的ipcore到ORPSoC的wishbone总线上，并编写它对应的驱动就成为非常关键的一步。本小节就做一个简单的例子，来说明需要完成的工作步骤及其中遇到的问题和对应的解决方法。 11.1编写wishbo

最近在弄openrisc，之前有人在弄，并且写了一篇masterthesis，我已经上传了：http://download.csdn.net/detail/rill_zhen/5303401下面的内容应该就是根据论文中的指导完成的