E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Quartus
SOPC技术习题及答案
下面不是SOPC系统开发的软件（）A、
Quartus
IIB、SOPCBuilderC、PSPTICED、NiosIIIDE正确答案：C在NiosII处理器寄存器中，总是存放0，对其读写无效的寄存器是（）
qq_735754647
·
2021-05-16 11:03
基于FPGA的小波变换的verilog实现和硬件测试，使用
quartus
ii平台
1.问题描述：基于FPGA的小波变换的verilog实现和硬件测试，使用
quartus
ii平台2.部分程序：`timescale1ns/10ps////Company://Engineer:////DesignName
fpga&matlab
·
2021-05-12 22:42
FPGA
板块20:小波变换处理
小波shint
verilog
fpga
Quartus
||的安装教程
view/6e7c665f7375a417866f8fb8.htmlhttp://www.swarthmore.edu/NatSci/echeeve1/Ref/embedRes/QQS_V/Quick
Quartus
Verilog.html2
zjh3029
·
2021-04-29 06:20
从当初汇编到C语言入手学习，到如今接触FPGA开发已然十年
后来读研究生，工作陆陆续续也用过
Quartus
II、FoundaTIon、ISE、Libero，并且学习了verilogHDL语言，学习的过程中也慢慢体会
小辰带你看世界
·
2021-04-24 10:16
FPGA实验二：基于 NIOSII 软核的流水灯实验
（4）生成Qsys系统：点选”GenerationHDL”标签栏中Generate按（5）（5）在原理图(BDF)文件中添加PD生成的系统符号，如图1.36在空白处双击将已生成的kernel（6）加入
Quartus
IIIPFile
Nam、CH
·
2021-04-21 17:35
嵌入式
fpga
基于
quartus
ii两个4位二进制数相减的VHDL程序（结果在数码管上用十进制显示）
程序未考虑number1ledag1ledag1ledag1ledag1ledag1ledag1ledag1ledag1ledag1ledag1Null;endcase;endprocess;--译码电路2，数码管2动态字符查表process(cnt_Ten)begincasecnt_Teniswhen0=>ledag2ledag2ledag2ledag2ledag2ledag2ledag2led
嗯哼AD钙
·
2021-04-21 09:01
使用
Quartus
13进行VHDL工程的编写与仿真
使用
Quartus
13进行VHDL工程的编写与仿真四川师范大学工学院·徐浩宇2021.4.19编写代码点击新建一个工程选择工程保存的路径，填写工程名称，注意，三个圈起来的应该相同与上一步的文件名也相同；
lanmanuesr
·
2021-04-19 21:44
quartus
FPGA
fpga
vhdl
小梅哥AC620开发板NIOS II LWIP实现HTTP网页控制数码管的显示内容
Quartus
II13.0工程下载地址：https://pan.baidu.com/s/1_Vg6WjFp4GcsjzssqoEKCA（提取码：vtue）【程序运行效果】浏览器访问板子首页（http:/
巨大八爪鱼
·
2021-04-12 21:53
FPGA
NIOS
Altera
FPGA
lwip
TSE
Quartus
II 13.1的安装及使用
Quartus
II的安装及使用前言一、
Quartus
II的下载二、
Quartus
II的安装三、
Quartus
II的注册四、
Quartus
II的使用（一）相关驱动的配置（二）使用流程的认识（三）使用过程1
HarrietLH
·
2021-03-25 14:58
FPGA
quartus
Matlab与FPGA数字信号处理系列——DDS信号发生器——Vivado利用 ROM 存储波形实现DDS（1）
相关文章1.Matlab与FPGA数字信号处理系列——DDS信号发生器——
Quartus
ii原理图法利用ROM存储波形实现DDS（1）2.FPGA仿真必备（1）——Matlab生成.mif文件——JPG
DengFengLai123
·
2021-01-02 17:33
笔试面试
FPGA
DDS信号发生器
fpga
matlab
verilog
数字信号处理
数字通信
FPGA下载器和JTAG接口转换
FPGA下载器FPGA的下载器有两类，分别是USB-Blaster和PlatformUSBCable，前者是Altera公司搭配
quartus
2使用，后者是Xilinx搭配vivado使用；同时要下载对应的驱动程序
cyzbz
·
2020-11-16 11:56
FPGA
fpga
下载
Quartus
II 13.1以及添加cyclone V的器件库
我用#CSDN#这个app发现了有技术含量的博客，小伙伴们求同去《
Quartus
II13.1c(64-bit)与仿真器的安装与
学工科的皮皮志^_^
·
2020-11-03 20:39
Verilog
Quartus
Prime 16.1 和Modelsim 16.1联合（一）安装
经过“频谱仪”（电路综合实验）的洗礼，发现FPGA的功能无穷无尽，
quartus
软件的功能无穷无尽，最主要的还是知识无穷无尽，给那些工程师们点赞。
素小树
·
2020-09-17 15:57
【FPGA/DSP】学习笔记
FPGA中的时序分析(一)
http://
quartus
help.altera.com/cur
njit_peiyuan
·
2020-09-17 09:49
时钟控制模块ALTCLKCTRL
时钟控制块：每片有20个，驱动GCLKs，位于器件的每一边上，靠近时钟输入管脚，两个作用：动态GCLK时钟源选择、GCLK网络power-down（两种方法：静态（由
quartus
II产生的配置文件来设置配置
xz30mzq
·
2020-09-17 05:35
FPGA时钟的相关总结
FPGA时钟的相关总结Xilinx7系列FPGA专用时钟引脚标志
Quartus
II将普通引脚引用的时钟连接到全局时钟网络FPGA时钟单双端转换参考文献总结本篇博客，博主将总结FPGA时钟方面的问题。
朽月
·
2020-09-17 04:25
FPGA
fpga
Modelsim仿真查看内部信号
1.配置仿真工具在
Quartus
中，选择Assignments->Settings，然后再弹出的对话框左侧选择EDAToolSettings->simulation，可以进行仿真的配置，如Toolname
XianruDu
·
2020-09-17 03:49
FPGA
FPGA驱动AD芯片_实现与芯片通信
说明：FPGA芯片采用了altera的CyclonIVE系列的“EP4CE10F17C8”，软件环境-
Quartus
-Ⅱ，采用的AD芯片为—AD-TLC549。通过FPGA实现以下
Terry-M
·
2020-09-16 21:42
FPGA学习笔记
verilog
fpga
quartus
总线怎样连接（例如，怎么和ROM连接）
过了两天后再看时，通过上学期的实验图片搞清楚了这个问题，其实很简单，不过当没认真做，印象很浅。（这件事告诉了：出来混，总是要还的，还是平时踏实认真比较好，后面很有可能会用到前面的知识，实践和过程还是很重要的）附带两张图片，应该比较容易理解：（图中其他地方可能有些许错误）通过上图可以发现：1.总线可以命名，然后总线分出来的线用这个名字带上标记就好，这有助于总线本身名字比较长的时候的简化，比如，add
deniece1
·
2020-09-16 20:09
计算机组成原理课程设计
Quartus总线
RAM连接
ROM总线连接
计算机组成原理
FPGA驱动VGA显示
说明：FPGA芯片采用了altera的CyclonIVE系列的“EP4CE10F17C8”，软件环境-
Quartus
-Ⅱ。
Terry-M
·
2020-09-16 20:18
FPGA学习笔记
fpga
verilog
[EDA]实验2A：设计M=12的计数器
，设计一个M=12的计数器上电后，对CLK信号，从0顺序计数到11，然后回绕到0当计数值为11的CLK周期，溢出信号OV输出一个高电平，其他周期OV信号输出0用波形仿真观察电路结果二、实验步骤本实验由
Quartus
mjsumj
·
2020-09-15 19:51
EDA实验
[EDA]实验2B：设计M=20的计数器
=20的计数器,可以用多片上电后，对CLK信号，从0顺序计数到19，然后回绕到0当计数值为19的CLK周期，溢出信号OV输出一个高电平，其他周期OV信号输出0用波形仿真观察电路结果二、实验步骤本实验由
Quartus
mjsumj
·
2020-09-15 19:18
【EDA】实验
Quartus
ii 调用除法器IP核
TOOLS->MEGAWIZARD->CREATENEWMEGAFUNCTION->右邊設定OUTPUTFILE->左邊選DIVIDE_LPM或ALTFP_DIV然後設定參數,就可以了这里有很多ip核都可以调用，比较方便。节省了大量的时间和资源。以下是DIVIDE_LPM範例8BIT/8BIT結果//synopsystranslate_off`timescale1ps/1ps//synopsyst
大写的ZDQ
·
2020-09-15 05:23
verilog
Quartus
中Tools-＞Netlist Viewers-＞RTL Viewer
分析综合后打开RTLViewerTools->NetlistViewers->RTLViewer
只是有点小怂
·
2020-09-15 01:04
fpga我来了
用
Quartus
II Timequest Timing Analyzer进行时序分析 ：实例讲解 (六)
4Timingreport上面三个部分分别介绍了时序分析中常用的约束的实用方法。在设定了这些约束以后，软件在综合的过程中，会根据约束对设计进行优化，采用一定的算法尽量保证设计能满足所有约束的要求。但是，很多情况下，系统是没有办法完全实现约束的要求，这时就会出现timingviolation。在这种情况下，我们可以通过分析时序报告，找出问题的所在，从而给出解决方案。那我们如何获取时序报告呢？时序报告
xiao_cong0737
·
2020-09-14 21:05
FPGA
用
Quartus
II Timequest Timing Analyzer进行时序分析 ：实例讲解 (五)
3.CreatingTimingExceptions创建好时钟、定义好输入输出延迟后，就可以按照这些约束对设计进行时序分析了。默认的情况下，软件按照1T原则分析所有需要检查的timingpath。在综合、布局布线时，工具也会根据时序约束，尽可能使所有timingpath都满足1T的要求。但工具也不是万能的，如果设计要求过高的话，有些timingpath可能不能达到设计要求，这样不满足设计要求的ti
xiao_cong0737
·
2020-09-14 21:05
FPGA
用
Quartus
II Timequest Timing Analyzer进行时序分析 ：实例讲解 (四)
设定输入/输出延迟(input/outputdelay)。首先看输入延迟。下面图示的系统是我们在做数字电路设计时经常会遇到的。ExternalDevice可能是其他的集成电路芯片，也有可能是其他的FPGA，为了与我们所要讨论的FPGA分开，称之为ExternalDevice。ExternalDevice中的寄存器D1的输出送给FPGA中的寄存器D2。D1和D2属于同一个时钟域（CLK）。为了简化讨
xiao_cong0737
·
2020-09-14 21:05
FPGA
用
Quartus
II Timequest Timing Analyzer进行时序分析 ：实例讲解 (三)
上面已经把DAC7512控制器中所有的时钟都创建好了。下面我们再额外讨论一下关于时钟属性方面的一些问题和在做时序分析时的处理方法。对于具有单一时钟的系统，设计和时序分析都相对简单。但是现在很多设计都有多个甚至几十个时钟乃至更多的时钟。比如说DAC7512控制器，在设计中用到的时钟实际上是有3个，CLK25M，CLK50M和DA_SCLK。在对多时钟设计进行时序分析的时候，我们首先要搞清楚各时钟之间
xiao_cong0737
·
2020-09-14 21:04
FPGA
用
Quartus
II Timequest Timing Analyzer进行时序分析 ：实例讲解 (三)
上面已经把DAC7512控制器中所有的时钟都创建好了。下面我们再额外讨论一下关于时钟属性方面的一些问题和在做时序分析时的处理方法。对于具有单一时钟的系统，设计和时序分析都相对简单。但是现在很多设计都有多个甚至几十个时钟乃至更多的时钟。比如说DAC7512控制器，在设计中用到的时钟实际上是有3个，CLK25M，CLK50M和DA_SCLK。在对多时钟设计进行时序分析的时候，我们首先要搞清楚各时钟之间
xiao_cong0737
·
2020-09-14 21:34
FPGA
实验七 状态机设计ADC0809采样控制电路
二、实验内容利用
Quartus
Ⅱ实现A/D转换器ADC0809的采样控制电路状态机设计；给出仿真波形。最后进行引脚锁定并进行测试，硬件验证设计电路对ADC0809的控制功能。
weixin_34162629
·
2020-09-14 16:40
c/c++
Python_Project---PYCPLD
ThisprojectistousethepythonscripttointegratedifferentCPLDIPintotargetboardsystem.CurrentlytheAlteraMAX-IIEP570Pissupportedwith
Quartus
清风晓月之物联
·
2020-09-14 09:42
Python
FPGA
quartus
更改自带编辑器
使用VSCode替换
quartus
自带编辑器（1）下载VSCode“https://code.visualstudio.com/”（2）安装VerilogHDL插件，选择下载人数最多的那个就行（3）打开
weixin_42982290
·
2020-09-13 20:53
经验分享
matlab中hdl coder 的使用
今天摸索了一下hdlcoder的使用方法，各个步骤主要是照猫画虎，有些地方还是不理解，先总结一下：1.要想调用
quartus
或者Xilinx综合布局布线需要先设置，设置的方法有两种，命令窗口输入hdlsetuptoolpath
weixin_30852451
·
2020-09-13 20:40
Quartus
中添加时序约束
1、sdc文件也是要添加到
Quartus
软件中，这样在执行ReadSDCFile命令时才能读到相应的文件。
weixin_30472035
·
2020-09-13 20:26
Quartus
II 15安装教程
点击以下文件进行安装：
Quartus
Setup-15.0.0.145-windows.exe继续选择下一步点击以下程序文件选着破解文件完成扫描关注以下公众号，回复“
Quartus
II15”获取下载链接：
YHFHing
·
2020-09-13 19:18
物联网
fpga
实验报告二：例2-19 一位全加器
广工计算机组成原理实验实验二要求：例2-19一位全加器，要做出仿真波形提交完整详细的代码，元件图，测试波形，说明文字一、实验目的学习、掌握
Quartus
II开发平台的基本使用设计一个一位全加器，并验证全加器的功能二
sun_悦
·
2020-09-13 19:30
广工计组实验报告
Windows下
Quartus
II 修改默认的编辑器
的板子用来学习为何不用自带的编辑器emm,自从用习惯了VSCode之后,对这些硬件开发的编辑器没什么好感界面丑自动补全弱鸡(其实主要是VSCode里面的TabNine这个插件香然后经过我不断的钻研(百度),我发现
Quartus
II
涵墨轻笙
·
2020-09-13 19:18
FPGA
fpga
Quartus
添加器件库方法
Quartus
添加器件库方法一.情况说明二.器件库下载二.器件库安装四.补充一.情况说明因为项目需要用到
Quartus
软件，特地去官网下载了“
Quartus
18.1standard”，软件安装好后新建项目时却弹出一下界面
壹零捌
·
2020-09-13 19:53
FPGA
Quartus
quartus添加器件库
quartus系列芯片
Intel
Quartus
II 13.1 和 Modelsim添加外部编辑器GVIM、Notepad++、UltraEdit等
这里我提供GVIM、Notepad++或者UltraEdit几个我自己用的编辑器下载安装链接：https://download.csdn.net/download/qq_33231534/12245896
Quartus
II13.1
phflovelt
·
2020-09-13 19:40
FPGA学习
#
代码编辑工具
vim
notepad++
verilog
fpga/cpld
Modelsim——工程建立和常用设置
一、联合仿真联合仿真，即
Quartus
ii自己调用Modelsim，Modelsim自动出现仿真波形。1.Modelsim软件的路径设置，一次设置好，以后就不用重复设置了。
djue7752
·
2020-09-13 18:17
Modelsim和
Quartus
的一些设置
Modelsim设置外部编辑器：在命令行中输入：procexternal_editor{filenamelinenumber}{exec“youreditorpath”编辑器需要的参数}以Sublime为例：#双引号内为编辑器路径procexternal_editor{filenamelinenumber}{exec"C:\ProgramFiles\SublimeText\sublime_text
Shiguang.cc
·
2020-09-13 18:02
Quartus
ii 与 Verilog入门教程（1）——Verilog实现8位计数器
下载：
Quartus
ii与verilog实现8位计数器，Modelsim仿真工程1.计数器原理在时钟作用下，输出信号从0开始，每个时钟的上升沿输出加1。当复位信号有效时，输出清零。
DengFengLai123
·
2020-09-13 18:07
FPGA
Verilog
fpga
verilog
Quartus
联合modelsim和Signaltap仿真
Quartus
联合modelsim和Signaltap仿真工具：
Quartus
Ⅱ9.0、modelsim10.4项目：流水灯仿真项目文件（flowLed.v）moduleflowLed(inputclk
An_xx_
·
2020-09-13 18:56
#
Quartus
Quartus
modelsim
signaltap
流水灯
仿真
如何使用
Quartus
添加外部编辑器GVIM
Quartus
添加外部编辑器GVIM【亲测
Quartus
Prime18.1】
Quartus
Prime18.1添加外部编辑器GVIM
Quartus
Prime18.1添加外部编辑器GVIM由于
Quartus
jie242424
·
2020-09-13 17:13
FPGA学习
Quartus软件
windows
如何使用ModelSim添加外部编辑器GVIM
ModelSim添加外部编辑器GVIM【亲测ModelSimDE-6410.6c】ModelSimDE-6410.6c添加外部编辑器GVIMModelSimDE-6410.6c添加外部编辑器GVIM与
Quartus
jie242424
·
2020-09-13 17:13
FPGA学习
ModelSim软件
ModelSim SE中Altera仿真库的添加
在ModelSim中进行仿真需要加入
Quartus
提供的仿真库，原因是下面三个方面：·
Quartus
不支持Testbench；·调用了megafunction或者lpm库之类的Altera的函数；·时序仿真要在
xiaqiang2006
·
2020-09-13 17:30
硬件设计/CPLD/FPGA
library
文本编辑
语言
file
存储
工作
关于时序约束input delay 和output delay 个人理解
先抄下思考源，菜鸟花了半天多时间想大神写的博客：IO约束IO的约束主要是指input_delay与output_delay这两种，编译软件（ISE/
Quartus
）是个很强大而又很傻的工具，在设计的时候
ltfysa
·
2020-09-13 17:15
fpga
实验二 8位加法器设计
一、实验目的熟悉利用
Quartus
Ⅱ的图形编辑输入法设计简单组合电路，掌握层次化设计方法，并通过8位全加器的设计，进一步熟悉利用EDA软件进行数字系统设计的流程。
weixin_34265814
·
2020-09-13 17:39
Testbench编写指南（3）模块化工程的仿真方法
本文介绍在模块化设计过程中编写testbench并仿真的方法，Vivado对此有很好的特性支持，使用
Quartus
+ModelSim也可以达到同样的效果。
FPGADesigner
·
2020-09-13 15:38
FPGA
testbench
vhdl timing requirements not met 错误
quartus
II中
vhdltimingrequirementsnotmetAssignment/timingwiardtool中设置in的时钟周期等属性即可。设置好了自己需要的参数，一直下一步下一步即可。
big pineapple
·
2020-09-13 09:36
FPGA
上一页
9
10
11
12
13
14
15
16
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他