E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Quartus
Quartus
II modelsim使用与testbench编写
本文使用的是
Quartus
IIVersion10.0和Modelsim6.5e。
Marvin_wu
·
2020-08-23 08:01
使用
Quartus
II进行FPGA实验之Switches, Lights, and Multiplexers
使用
Quartus
设计FPGA，简单包括以下流程：新建工程，写代码编译工程，找错误分配引脚，重编译下载配置，到硬件为保证设计的正确性，在编译后，一般还需要做仿真验证，然后下载至硬件，有两种仿真方式：-功能仿真
早睡身体好~
·
2020-08-23 08:22
FPGA实验
FPGA学习手记（四）ModelSim入门及Testbench编写——合理利用仿真才是王道
现在就开始一步步入手ModelSim，并通过与
Quartus
无缝衔接实现仿真。本文使用了ModelSim10.0c+
Quartus
II10.0，其他版本基本雷同，请自行研究。看不清图的点开看大图！
weixin_33973609
·
2020-08-23 08:39
[转帖]如何在
Quartus
II 里使用Modelsim（从
Quartus
中导出testbench为modelsim用）
来源：http://www.cnblogs.com/emouse/archive/2012/07/08/2581223.html
Quartus
II调用modelsim无缝仿真来源：http://bbs.ednchina.com
weixin_30788619
·
2020-08-23 07:58
FPGA Verilog UART
文章目录前言新建工程UART顶层UART接收UART发送引脚分配下载验证微信公众号前言FPGA_
Quartus
18.1环境搭建FPGA_Verilog_PWM前两天记录了下
Quartus
环境搭建点灯,PWM
weifengdq
·
2020-08-23 07:45
FPGA
Quartus
“Error: Project too complex: hierarchy path is too long ”的解决办法
p=1994问题描述：在使用sopcbuilder建立nios系统的时候，
Quartus
（9.1）编译时，如果出现如下错误：解决方法：具体的解决方法参考文章:http://www.vcerror.com
swanabin
·
2020-08-23 07:52
编译错误
FPGA实现“打字机”（VGA & UART）
我一开始学FPGA，是从数字电路开始入门的，然后就是学习使用
Quartus
II，编写Ve
大熊FPGA
·
2020-08-23 06:01
FPGA
Quartus
II Shift Register (RAM-based) 详解
1.建立左边选择ShiftRegister使用什么芯片右上就选什么选择语言还有工程路径和名字2.配置端口1bit三个tap抽头每个独立分组每个间距是3即3X3的一位寄存器创建时钟使能端口和异步清零端口配置完直接finish就可以3.仿真调试1.代码modulecs(inputclock,inputaclr,inputclken,inputshiftin,outputshiftout,outputt
das白
·
2020-08-23 06:21
FPGA
Quartus
II建立工程及其仿真
转自：http://blog.sina.com.cn/s/blog_a36a3af00101ybpm.html本文以飞思卡尔的Cyclone系列的EP1C6Q240C8为目标芯片，以加法计数器的硬件描述语言（VHDL）为例。一、建立工作库文件和编辑设计文文件任何一项设计都是一项Project（工程），而把一个工程下的所有文件放在一个文件夹内是一个非常好的习惯，以便于我们整理，利用和提取不同工程下的
黑企鹅
·
2020-08-23 06:36
硬件-协议
quartus
ii中的dff元件（D触发器）中，prn和clrn引脚的含义
首先：PRN是异步置位，可以将输出Q置为输入D，CLRN是异步复位，将输出Q置低问：那PRN与CLK的作用不是一样了？追答不一样啊，PRN是异步控制端优先级比CLK高，CLK是寄存器的时钟。dff真值表(优先级：clrn>prn>clk)一、当Clrn=0时（不管Prn和clk是什么），Q=0二、当Clrn=1时，异步复位信号clear无效（因为clrn是低电平有效）若此时Prn=0，异步置位信号
deniece1
·
2020-08-23 05:57
计算机组成原理课程设计
quartus
自动调用或者联合modelsim仿真流程或者配置
http://www.cnblogs.com/lsjjob/p/5127974.html，这个也可以参考一下，讲的比较清楚。一：首先查看如下的界面，此处我是自动选择器件鼠标右键，然后点击setting，界面如下：按照如下设置，然后点击ok，然后编译工程文件。编译完成后会在工程文件夹下生成一个simulation文件夹，simulation->modelsim，此目录下还没有testbench文件，
小灰灰_
·
2020-08-23 05:42
FPGA
基于VHDL的
Quartus
II和Modelsim联合仿真
前期正常建立
Quartus
工程这里不再赘述，主要讲在
Quartus
中调用Modelsim的设置过程。
Utopia_sy
·
2020-08-23 05:47
FPGA
Quartus
II程序固化,超内存大小解决办法
Quartus
II程序固化可使FPGA从外部Flash中引导程序，实现掉电不丢失信息。
Utopia_sy
·
2020-08-23 05:17
FPGA
FPGA功能仿真，门级仿真，后仿真的区别
前言分清楚各种仿真间的关系，工具采用
quartus
prime16.0，仿真工具采用modelsim10ae版；项目：led_display;流程1.RTL行为级仿真：也叫功能仿真，这个阶段的仿真可以用来检查代码中的语法错误以及代码行为的正确性
weixin_30514745
·
2020-08-22 23:35
Altera DDR3 IP核配置及仿真
FPGA器件型号：Cyclone5DDR型号：MICRONMT41K256M16HA
Quartus
版本：
Quartus
Prime16.1StandardEdition1IP核配置（1）PHYSettingsSpeedGrade
romme426
·
2020-08-22 21:51
FPGA
【原创】闫若川FPGA轻松入门：开发环境搭建
1、安装软件前要知道的
Quartus
和ISE目前业内用主要用的软件，如果你还没有软件安装包，我特地分享了下，我的百度云盘下载链接如下：注意1：
Quartus
II14.1是支持cycloneIV的最高版本了
dba37162
·
2020-08-22 21:19
【FPGA】
Quartus
Prime 20.1 安装过程记录
Quartus
Prime20.1安装过程记录
Quartus
是开发Altera家（现已被Intel收购）FPGA必备的软件，这里记录一下安装的过程。
路边白桦
·
2020-08-22 16:57
fpga
altera
开发环境配置
MC8051在
Quartus
综合时更新hex的处理
经过以下步骤，1.Anlysis&Synthesis2.Fitter(Place&Route)3.Assembler(Generateprogrammingfiles)后，如果要更新ROM里面的MCUHex，则可以：（1）Processing---》UpdateMemoryInitializationFile（2）Assembler(Generateprogrammingfiles)重新产生*.s
weixin_30248399
·
2020-08-22 10:43
FPGA 原语 怎么找
altera的在
quartus
界面的help--help_topics--primitives里xilinx的在vivado界面的tools--language_templates--verilog--
gaoxcv
·
2020-08-22 09:25
fpga原理
Verdi使用教程
lab1任务目标是：用VCS产生fsdb文件fsdb文件是Verdi用来查看波形所需的文件，这里我就不对我的RTL进行介绍了，因为是以前在
quartus
下面验证过的。vc
ciscomonkey
·
2020-08-22 09:57
数字IC系列
IC
Verdi
FGPA 中的计数器Verilog语言（时钟分频器）
在
quartus
II8.0中为ALTERAFPGA设置一个分频器（计数器）输入时钟48Mhz输出时钟9600HZ1/*实验名称:计数器2**程序功能:将48Mhz的时钟分频为9600Hz3**时钟计算：
baian1907
·
2020-08-22 09:40
Xilinx 原语简介--（Xilinx FPGA开发实用教程）
原语查找：altera的在
quartus
界面的help--help_topics--primitives里xilinx的在vivado界面的tools--language_templates--verilog
工作使我快乐
·
2020-08-22 09:01
FPGA基础进阶
实际开发中需要手动改动FPGA 布局布线吗
实际开发中需要手动改动FPGA布局布线吗使用厂家的开发工具，比如
QUARTUS
，进行编译实际上就已经把综合、布局布线自动执行完了，有些书还把布局布线这块用了很大的篇幅进行介绍，是否有时候需要改动系统自动产生的布局布线呢
xuexiaokkk
·
2020-08-21 23:13
拉普拉斯算子的FPGA实现方法
Altera的
Quartus
Ⅱ作为一种可编程逻辑的设计环境，由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。
暖暖的时间回忆
·
2020-08-21 20:08
quartus
ii各种仿真概念与步骤
1)前仿真前仿真，即功能仿真，用专用放着工具对设计进行功能仿真，验证电路功能是否符合设计要求。通过功能仿真能即使发现设计中的错误，加快设计进度，提高设计的可靠性。2)综合后的仿真把综合生成的标准延时反标注到综合仿真模型去，可估计门延时带来的影响，但是只能估计门延时，不能估计线延时，仿真结果和部先后的实际情况还有一定的差距，并不十分准确。由于目前综合工具比较成熟，一般省去此环节的仿真。而且在Quar
kobesdu
·
2020-08-21 19:45
硬件
如何用FPGA开发板烧录程序
一.破解
quartus
这步是最重要的,因为把程序下载到FPGA板上需要用到sof文件,而sof文件是我们编译后自动生成的文件,但坑的是试用期中的
quartus
是不会生成sof文件的,当初我就是在这里纠结了无数的时间
鱼大魔王
·
2020-08-21 14:41
Quartus
II 13.0自带的Modelsim Altera 10.1d破解
做FPGA用到ModelSim仿真，
Quartus
II13.0调用发现"unabletocheckoutalicense.runthemodelsimlicensingwizardfromstart.programsmenutodignoseproblem
玄天强
·
2020-08-21 05:03
FPGA
【
Quartus
II 17.0 VWF仿真设置】
一.介绍由于
Quartus
II较高的版本取消了自带的仿真器（9.0版本仍可使用），所以必须要下载一个第三方仿真软件。此处我下载的是Modelsim软件。
默默无闻小菜鸡
·
2020-08-21 05:56
FPGA学习笔记
二级项目：数字系统设计——数字钟系统设计
摘要本项目旨在设计一个多功能数字钟系统，整个试验过程包括最初的绘制电路图、在
quartus
II上面仿真、下载到DE2板上面运行以及最后编写汇编程序实现数字钟功能。
ryanho2008
·
2020-08-21 02:59
技术文章
quartus
新建工程时，top_level entity需要和顶层模块名保持一致
quartus
新建工程时，top_levelentity需要和顶层模块名保持一致。不然会报错。
joris30
·
2020-08-21 00:24
硬件相关
quartus
软件使用—error:top-level design entity “xxx” is undefined
quartus
—error:top-leveldesignentity“xxx”isundefined就我目前所知，有两种原因：1、顶层模块的module名没有和工程名同名解决方法：assignments—settings
一桔子
·
2020-08-21 00:17
FPGA随笔
Error: Top-level design entity "counter" is undefined Error:
Quartus
II Analysis & Synthesis was un
（
Quartus
II）Error:Top-leveldesignentity"counter"isundefinedError:Top-leveldesignentity"counter"isundefinedError
唐唐的世界
·
2020-08-20 22:42
物联网
Quartus
18.1 前仿真全过程（Modelsim、VWF）
前言相关介绍由于
Quartus
软件在9.0版本之后取消了自带的仿真器，因此使用
Quartus
软件需要使用第三方软件进行仿真验证。文中选用的是Modelism软件。
Nyquist_nb
·
2020-08-20 22:20
关于
Quartus
II 报错的问题
CurrentlicensefiledoesnotsupporttheEP4CE6F17I8Ldevice出现这种情况不需要重新安装其他版本，只需要按着以下几部即可：1、首先要有license文件（一般通过破解器产生，这里不详述），将其放入altera\11.1\
quartus
Belvey
·
2020-08-20 22:57
QuartusII
安装
win10下安装
quartus
ii15.0+ModelSim10.4
quartus
ii15.0的安装按照以下的链接说明进行安装基本上没有问题，需要注意的一点就是在license.dat文件里添加NICID只需要第一个就可以啦。
zzyczzyc
·
2020-08-20 21:35
编译NIOS2出现如下错误提示：make:***[**.mk] Error 1 或者 make: *** [**.elf] Error 1
我的系统是WIN7，
Quartus
II和NIOS2的版本都是10.0，按照特权同学的《特权和你一起学NIOS2--第三章流程实践案例——手把手第一个工程》操作，前面都很顺利，后来在Eclipse里建好了软件工程之后
程序猿Boris
·
2020-08-20 09:32
QUARTUS
计算机组成原理实验
(提交电子版：实验报告文档+项目工程文档)：重要要求：仿真程序输出中要包含自己的学号设计一个计算机系统：CPU＋on_chip_ram＋JTAGUART+“hello_world_small”1.进入
quartus
II
weixin_34054866
·
2020-08-20 08:07
QUARTUS
工具analysis&synthesis fitter assembler timequest timing analysis eda netlist writer的作用
一、分析综合Doyourecognizethatfeelingwhenyouthinkyouknewsomething,untilsomebodyasksyoutoexplainit?Well,thatwaswhathappenedtomewhenItriedtoexplainwhat“AnalysisandElaboration”is.IuseditinFPGAtoolsmanytimes,an
奔跑的技工z
·
2020-08-20 02:57
FPGA
quartus
Quartus
II工程文件的后缀含义
本文为网络整理，大部分内容来自网络。FileTypeExtensionAHDLIncludeFile.incATOMNetlistFile.atmBlockDesignFile.bdfBlockSymbolFile.bsfBSDLfile.bsdChainDescriptionFile.cdfComma-SeparatedValueFile.csvComponentDeclarationFile.
weixin_30516243
·
2020-08-20 01:49
Quartus
编译出现的问题总结
1、警告如下：Warning(10240):VerilogHDLAlwaysConstructwarningatspi_wr.v(108):inferringlatch(es)forvariable"csn",whichholdsitspreviousvalueinoneormorepathsthroughthealwaysconstruct……原先的警告说明，你没有在所有状态赋值，在这些状态将保
freedomff
·
2020-08-20 01:32
FPGA基础
Quartus
ii中使用testbench文件
Quartus
ii版本是13.01，原工程文件名为ex，
Quartus
要求最顶层.v文件名要与工程名相同，因此顶层.v文件名为ex.v====Step1====Processing->Start->StartTestbenchTemplateWriter
iteye_4185
·
2020-08-20 00:01
quartus
增量编译 时序综合优化影响原模块时序解决方法
参考文献：https://blog.csdn.net/moxu0915/article/details/79264161若要进行增量编译，1将要固化的模块在design_partition_window约束为post_fit,即模块未变时不重新布线2在logiclock_region_window中creat_new_logiclock（不清楚需要多大区域时可以先完整编译一版，然后右键对应模块，l
gaoxcv
·
2020-08-20 00:09
Quartus
II编译与仿真之warning大解析
在
Quartus
II下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意,虽然按F1可以了解关于该警告的帮助,但有时候帮助解释的仍然不清楚,大家群策群力,把自己知道和了解的一些关于警告的问题都说出来讨论一下
diaoxiong9845
·
2020-08-20 00:43
Linux 下玩转
Quartus
II，脚本控制编译过程
Quartus
II支持Tcl脚本,所以脚本手册必须得熟悉.
Quartus
IIScriptingReferenceManual：http://www.altera.com/literature/manual
da895
·
2020-08-20 00:32
技术人生
脚本
linux
scripting
reference
tcl
图形
quartus
II 13.1编译通过，仿真报错
#**Error:Waveform33.vwf.vt(62):near",":syntaxerror,unexpected','#**Error:C:/altera/13.1/modelsim_ase/win32aloem/vlogfailed.#ExecutingONERRORcommandatmacro./baoshi.doline4Error.这个错误的导致的原因是这一段程序entityba
bigmagic123
·
2020-08-19 23:53
FPGA
quartus
的操作和仿真
File----new----new
quartus
Ⅱproject。
可欣の扣得儿
·
2020-08-19 23:15
Verilog
quartus
中测试文件的写法及用法_笔记
1.VerilogHDL设计不用而仿真时用的语法initialtask/functionfor/while/repeat/foreverinteger内部不能有三态0case/casexforce/wait/fork#x2.关于例化如下为一个简单的比较器模块modulecompare(a,b,equal);inputa,b;outputequal;regequal;always@(aorb)if(
文艺工科狗
·
2020-08-19 23:14
FPGA
EDA工具编译过程及测试文件的添加（
quartus
II）
编译过程：compiledesign:1.analysisandsynthesis:对设计文本进行分析综合2.placeandroute:对设计进行布局布线3.generateprogrammingfiles:生成汇编文件4.timequesttiminganalysis:进行时序分析5.edanetlistwriter:生成下载到eda中的网表文件6.programdevice:下载网表文件到设
火玉
·
2020-08-19 23:49
日记类
DE2-115创建Web Server详细步骤（
Quartus
13.1）
这里综合了Altera提供的各种文献和实例，在最新的
Quartus
13.1构建。
蜗牛爬珠峰
·
2020-08-18 22:30
Quartus
II常见错误(转)
1.Foundclock-sensitivechangeduringactiveclockedgeattimeonregister""原因：vectorsourcefile中时钟敏感信号（如：数据，允许端，清零，同步加载等）在时钟的边缘同时变化。而时钟敏感信号是不能在时钟边沿变化的。其后果为导致结果不正确。措施：编辑vectorsourcefile2.VerilogHDLassignmentwar
luuxc
·
2020-08-18 21:49
上一页
11
12
13
14
15
16
17
18
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他