Quartus

(转)Quartus II 中常见Warning 原因及解决方法

1.Foundclock-sensitivechangeduringactiveclockedgeattimeonregister""原因：vectorsourcefile中时钟敏感信号（如：数据，允许端，清零，同步加载等）在时钟的边缘同时变化。而时钟敏感信号是不能在时钟边沿变化的。其后果为导致结果不正确。措施：编辑vectorsourcefile2.VerilogHDLassignmentwar
delacroix_xu·2010-01-27 01:00

FPGA第一天

quartusii的使用随便找本书就行了，网上也有图片示例的操作，这就不说了。我用的书《FPGA应用开发入门典型实例》。让数码管显示，我还是51单片机的思想，来个输入，再来个输出控制。
conquerwave·2010-01-23 02:00

QuartusII编译与仿真之warning大解析

在QuartusII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意,虽然按F1可以了解关于该警告的帮助,但有时候帮助解释的仍然不清楚,大家群策群力,把自己知道和了解的一些关于警告的问题都说出来讨论一下
guomei·2010-01-19 22:00

【专辑：fpga引脚分配】FPGA的引脚如何配置？

分配fpga管脚时该怎么选择，引脚有什么属性需要考虑，quartus2中引脚有几个属性：Reserved，Group，I/OBank,VrefGroup,I/Ostandard(3.3-VLVTTL(default
yuqix·2009-11-11 15:04

【专辑：fpga引脚分配】FPGA的引脚如何配置？

分配fpga管脚时该怎么选择，引脚有什么属性需要考虑，quartus2中引脚有几个属性：Reserved，Group，I/OBank,VrefGroup,I/Ostandard(3.3-VLVTTL(default
yuqix·2009-11-11 15:04

【专辑：fpga引脚分配】FPGA的引脚如何配置？

分配fpga管脚时该怎么选择，引脚有什么属性需要考虑，quartus2中引脚有几个属性：Reserved，Group，I/OBank,VrefGroup,I/Ostandard(3.3-VLVTTL(default
yuqix·2009-11-11 15:04

基于modelsim和quartus的FPGA设计流程

使用modelsim进行功能仿真导入源程序和testbench进行仿真，并保存波形文件（.wlf）==使用synplifypro对硬件描述语言编译并生成netlist==2，综合前要注意对器件的选择，方法是在project－>implementationoption中对要下载的器件和网表的生成情况进行选择。综合后的网表有两种：RTL级网表和门级网表（gatenetlist），通过对网表的分析可以对
yuqix·2009-11-11 10:44

基于modelsim和quartus的FPGA设计流程

使用modelsim进行功能仿真导入源程序和testbench进行仿真，并保存波形文件（.wlf）==使用synplifypro对硬件描述语言编译并生成netlist==2，综合前要注意对器件的选择，方法是在project－>implementationoption中对要下载的器件和网表的生成情况进行选择。综合后的网表有两种：RTL级网表和门级网表（gatenetlist），通过对网表的分析可以对
yuqix·2009-11-11 10:44

基于modelsim和quartus的FPGA设计流程

使用modelsim进行功能仿真导入源程序和testbench进行仿真，并保存波形文件（.wlf）==使用synplifypro对硬件描述语言编译并生成netlist==2，综合前要注意对器件的选择，方法是在project－>implementationoption中对要下载的器件和网表的生成情况进行选择。综合后的网表有两种：RTL级网表和门级网表（gatenetlist），通过对网表的分析可以对
yuqix·2009-11-11 10:44

嵌入式逻辑分析仪Signal Tap II在FPGA设计中的应用

ApplicationofEmbeddedLogicAnalysisInstrumentinFPGAAbstract:Itintroducesthebasicusageofembeddedlogicanalysis―SignalTapIIinQuartusII
yuqix·2009-11-03 18:25

嵌入式逻辑分析仪Signal Tap II在FPGA设计中的应用

ApplicationofEmbeddedLogicAnalysisInstrumentinFPGAAbstract:Itintroducesthebasicusageofembeddedlogicanalysis—SignalTapIIinQuartusII
yuqix·2009-11-03 18:25

嵌入式逻辑分析仪Signal Tap II在FPGA设计中的应用

ApplicationofEmbeddedLogicAnalysisInstrumentinFPGAAbstract:Itintroducesthebasicusageofembeddedlogicanalysis―SignalTapIIinQuartusII
yuqix·2009-11-03 18:25

使用SignalTap II逻辑分析仪调试FPGA

使用SignalTapII逻辑分析仪调试FPGA摘要：本文介绍了可编程逻辑器件开发工具QuartusII中SingalTapII嵌入式逻辑分析器的使用，并给出一个具体的设计实例，详细介绍使用SignalTapII
yuqix·2009-11-03 09:55

使用SignalTap II逻辑分析仪调试FPGA

使用SignalTapII逻辑分析仪调试FPGA 摘要：本文介绍了可编程逻辑器件开发工具QuartusII中SingalTapII嵌入式逻辑分析器的使用，并给出一个具体的设计实例，详细介绍使用SignalTapII
yuqix·2009-11-03 09:55

使用SignalTap II逻辑分析仪调试FPGA

使用SignalTapII逻辑分析仪调试FPGA 摘要：本文介绍了可编程逻辑器件开发工具QuartusII中SingalTapII嵌入式逻辑分析器的使用，并给出一个具体的设计实例，详细介绍使用SignalTapII
yuqix·2009-11-03 09:55

Quartus II 9.0正式版下载

QuartusII9.0正式版下载2009年03月11日星期三08:25P.M.QuartusII网络版(9.0)是免费的，不需要许可。QuartusII订购版(9.0)有30天免费试用时间。
dongliqiang2006·2009-10-31 22:00

Quartus II 9.0正式版下载

QuartusII9.0正式版下载2009年03月11日星期三08:25P.M.QuartusII网络版(9.0)是免费的，不需要许可。QuartusII订购版(9.0)有30天免费试用时间。
dongliqiang2006·2009-10-31 22:00

QuartusII警告信息大解析

NET][注：用QUARTUS的时候常常看到一些警告，英文虽然可以但看的也麻烦，正好发现一篇好文转来同学们看看]在QuartusII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意
yuqix·2009-10-29 21:06

QuartusII警告信息大解析

NET][注：用QUARTUS的时候常常看到一些警告，英文虽然可以但看的也麻烦，正好发现一篇好文转来同学们看看]在QuartusII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意
yuqix·2009-10-29 21:06

QuartusII警告信息大解析

NET][注：用QUARTUS的时候常常看到一些警告，英文虽然可以但看的也麻烦，正好发现一篇好文转来同学们看看]在QuartusII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意
yuqix·2009-10-29 21:06

Quartus II 9.0正式版下载

QuartusII9.0正式版下载QuartusII网络版(9.0)是免费的，不需要许可。QuartusII订购版(9.0)有30天免费试用时间。包含软件和服务包。
henhen2002·2009-10-21 17:00

状态机的问题 红色标注出

csreoutorISWITCH_EorISTROBE_EorIREADY_CHROMAorIREADY_LUMAorlumacounterorchromacounter) //if(ISWITCH_E) begin  //nsreout=idlere;    //若无标注，quartus
politefish·2009-10-12 15:00

参数化模块库(LPM)的使用

在MAX+PLUSII和QuartusII中调用LPM库函数非常方便，用户既可以在图形输入法中直接调用，也可以在HDL源文件中调用
formerman·2009-10-12 10:00

DE2-70 Control Panel "Fail to query board name"

DE2-70ControlPanel"Failtoqueryboardname"Hello,IFoundthesolutionusingDE2_70_control_PanelinQuartus9!!!
politefish·2009-09-24 17:00

Quartus常见错误及警告分析

   1Warning:VHDLProcessStatementwarningatrandom.vhd(18):signalresetisinstatement,butisnotin  sensitivitylist ----没把singal放到process（）中  2Warning:Foundpinsingasundefinedclocksand/ormemoryenables Info:As
politefish·2009-09-23 22:00

开学第一周计划

上课要快速适应完成导师给的任务自己需要学习：FPGAVERILOGQUARTUSII学习熟悉  
henhen2002·2009-09-01 11:00

Quartus NIos DSP Builder 9.0全系列的授权文件（我觉得是最简单的方法）

1.在记事本中复制以下内容另存为001fd0a26e22.dat FEATUREmaxplus2alterad2038.12permanentuncounted4D2867B5A561/ HOSTID=001fd0a26e22TS_OKSIGN="0479F5F39C3273AE05DF1B70/ BB4689477C052B12629534A980ECC7ABDC8510D6A014E3BC/ 
hao_lei·2009-08-15 00:00

SOPC自己的小小经验

1.如何在Quartus把VHDL文件转化为电路原理图BDF文件?
hao_lei·2009-07-29 00:00

先转个好文章～～～

227035alterade2板，quartusII9.0，nisoII9.0ide，1c程序 #include"system.h"#include"altera_avalon_pio_regs.h"#
hao_lei·2009-07-18 22:00

Quartus常见警告和错误

 1Warning:VHDLProcessStatementwarningatrandom.vhd(18):signalresetisinstatement,butisnotinsensitivitylist----没把singal放到process（）中2Warning:Foundpinsingasundefinedclocksand/ormemoryenablesInfo:Assumingno
hbd1986·2009-05-25 21:00

MatlabR2007a及Quartus的安装

MatlabR2007a的安装 首先到ftp.ubuntu.org.cn里载了2.8G的安装包iso，白天比较多人，晚上连上后，80k每秒，我载了10个钟头， 然后到下载目录下 sudo mount -t iso9660 -o loop Mathworks.Matlab.R2007a.UNIX.DVD.ISO-TBE.iso /media/cdrom,以下假设你要把matalb装到/opt
lmyessential·2009-01-16 20:00

quartus中output enable signals不够用的解决方法

       最近写了一个程序，老是出现这样的错误：Error:Designrequires7outputenablesignals,butthedevicecancontainonly6outputenablesignals，当我写7个(others=>'Z')时，就会出现这样的错误，原以为这是芯片的限制，只能用6个高阻，然后其他的高阻我就用信号转发，signal'Z') ，io<=signal
tracing·2008-11-23 08:00

用VHDL设置引脚刚上电的状态

       我用的EPM3128ATC100-10这个芯片，这个芯片输出脚或者输入输出脚默认的上电状态都是高电平，在quartusII里好像不能找到引脚初始状态的设置，我在程序里这样写，感觉方法很土，
tracing·2008-11-23 07:00

Quartus警告分析！

1.Foundclock-sensitivechangeduringactiveclockedgeattimeonregister""原因：vectorsourcefile中时钟敏感信号（如：数据，允许端，清零，同步加载等）在时钟的边缘同时变化。而时钟敏感信号是不能在时钟边沿变化的。其后果为导致结果不正确。措施：编辑vectorsourcefile 2.VerilogHDLassignmentwa
zhongrg·2008-03-28 15:00

Quartus常见错误分析

1Warning:VHDLProcessStatementwarningatrandom.vhd(18):signalresetisinstatement,butisnotinsensitivitylist ----没把singal放到process（）中2Warning:Foundpinsingasundefinedclocksand/ormemoryenablesInfo:Assumingno
zhongrg·2008-03-28 14:00

【视频】 QuartusII 在线中文培训

【视频】QuartusII在线中文培训altera.com官方提供地址https://mysupport.altera.com/etraining/webex/Foundation_CN/player.html
好好学习，好好工作，好好生活·2008-03-12 09:00

源码 源代码下载 - www.pudn.com 程序员联合开发网

首页上一页下一页尾页页次:1/5页20/页第页2007-11-2623181KB220·qt专门用于嵌入式的图形开发GUI，可以更方..开发工具:C-C++提供者:陈朝辉2007-10-281424KB92·quartus26
meng1986·2007-12-25 22:00

SignalTap Ⅱ嵌入式逻辑分析仪的使用

QuartusⅡ软件中的SignalTapⅡ逻辑
zhongrg·2007-10-30 21:00

用Quartus II + Verilog 做FPGA/CPLD设计/仿真的几个基本问题(自己总结的,对初学者有效)

用QuartusII+Verilog做FPGA/CPLD设计/仿真的几个基本问题(自己总结的,对初学者有效)Topic1.对端口的准确理解moduletest11(clk,testin,testout)
zhongrg·2007-10-23 14:00

学Quartus II+Verilog三步走checklist

《学QuartusII+Verilog三步走checklist》作者:汉青//引用勿删出处http://mapleinfo.blog.dianyuan.com;//不断扩充整理中,仅供学习参考.
zhongrg·2007-10-23 14:00

[翻译] Quartus警告分析

转自:http://blog.eccn.com/u/bjxiong/archives/2007/1930.htm本人仔细阅读后发现有很多的错误解释,给原作者要求修改维护,请看原作者的更新.1.Foundclock-sensitivechangeduringactiveclockedgeattimeonregister""原因:vectorsourcefile中时钟敏感信号(如:数据,允许端,清零,
zhongrg·2007-10-15 17:00

参数化模块库(LPM)的使用

在MAX+PLUSII和QuartusII中调用LPM库函数非常方便，用户既可以在图形输入法中直接调用，也可以在HDL源文件中调
zhongrg·2007-10-11 16:00

FPGA工程师招聘

要求熟悉相关仿真、综合软件如：ModelSim、QuartusII、ISE等-3年以上在视频压缩方面的ASIC/FPGA的设计经验-有过Xilinx或Altera的FPGA设计经验-熟悉至少一种的视频压缩
zhongrg·2007-09-09 16:00

FPGA 工程师的要求

3.开发工具（熟练掌握Synplify,Quartus，ISE,Modelsim)。
zhongrg·2007-09-07 20:00

一切归零！

用了将近一个星期的时间在modelsim下写I2C的接口程序，仿真输出基本正确，然而使用quartus仿真时却没有任何波形输出，反复修改数次却没有任何效果。
highball·2007-04-14 19:00

好书记录

IC设计与开发《基于FPGA的嵌入式开发与应用》徐光辉等电子工业出版社《基于QuartusII的FPGA/CPLD设计》李洪伟等电子工业出版社《VerilogHDL数字设计与综合》 夏宇闻译（第二版）嵌入式开发与应用
BackStrokeFish·2007-03-19 14:00

调试nios的uclinux驱动的两点经验总结

1.linux网卡驱动与C:/altera/quartus60/sopc_builder/components/altera_avalon_lan91c111文件无关2.linux系统生成一个nios2
BackStrokeFish·2007-01-22 13:00

双Nios核的cpu总算跑起来了

白天在兼职的公司调试数据采集卡的驱动，晚上一回来就扑到我的那台老计算机前，熟悉Quartus和Nios核，参照别人的技术文档一步步的来。
BackStrokeFish·2007-01-12 13:00
上一页 31 32 33 34 35 36 37 38 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他