Quartus

自动生成testbench的两种方法

方法一： Quartus，Processing->Start->Start Teat Bench Template Write， 选择了之后会在工程的simulation/modelsim
·2015-10-27 14:20

[笔记]Altera中FIFO

Quartus II对于已经编译过的工程进行仿真。在结束modelsimSE仿真时，若代码未改变，你又重新进行仿真时，软件会对整个工程再次编译一次。
·2015-10-27 14:16

[笔记]Altera的altlvds收发验证

  1、bts_htmc.qar这是 quartus II压缩包，可以用quartus II打开！！！
·2015-10-27 14:16

[转帖]Quartus II,modelsim,ISE结合应用

 来源：    http://wenku.baidu.com/view/53681cf24693daef5ef73dc1.html 在这个论坛中我学到了很多东西，所以总结点东西做为回报。 大家是不是被modelsim折磨的死去活来呢？是不是觉得在没有人指点下，学习modelsim就象是黑暗中摸索，everyting is black!.如果我们能直接在q
·2015-10-27 14:10

[转帖]如何在Quartus II 里使用Modelsim（从Quartus中导出testbench为modelsim用）

目的当我们使用QuartusII，但是大多数朋友都习惯用Modelsim SE来做仿真，由于Quaruts有很多本身器件的特色，所以造成了在仿真上的麻烦，当然网路上
·2015-10-27 14:09

[转帖]ModelSim+Synplify+Quartus的Altera FPGA的仿真与验证

ModelSim+Synplify+Quartus的Altera FPGA的仿真与验证  2009-09-15 18:12:39|  分类： FPGA相关 | 
·2015-10-27 14:09

实验七 状态机设计ADC0809采样控制电路

二、实验内容 利用QuartusⅡ实现A/D转换器ADC0809的采样控制电路状态机设计；给出仿真波形。最后进行引脚锁定并进行测试，硬件验证设计电路对ADC0809的控制功能。
·2015-10-27 13:41

实验三 组合逻辑电路的VHDL设计

  一、实验目的 熟悉QuartusⅡ的VHDL文本设计过程，学习简单组合逻辑电路的设计、仿真和测试方法。 二、实验内容 1.
·2015-10-27 13:37

实验二 8位加法器设计

  一、实验目的 熟悉利用QuartusⅡ的图形编辑输入法设计简单组合电路，掌握层次化设计方法，并通过8位全加器的设计，进一步熟悉利用EDA软件进行数字系统设计的流程。
·2015-10-27 13:37

vector的part select寫法 (SOC) (Verilog)

Introduction 使用環境：Quartus II 7.2 SP3 bit select語法很直觀，就沒什麼問題，問題在part select有兩種寫法。
·2015-10-23 09:14

如何在Nios II顯示8位數的七段顯示器? (IC Design) (DE2) (Nios II)

Introduction 使用環境：Quartus II 7.2 SP1 + Nios II EDS 7.2 SP1 + DE2(Cyclone II EP2C35F627C6)
·2015-10-23 09:13

(筆記) Continuous Assignment的幾個特色 (SOC) (Verilog)

Reference陸自強 2007，數位系統實習  Quartus II，
·2015-10-23 09:13

如何在DE2用硬體存取SDRAM(4 port)? (IC Design) (DE2)

Introduction使用環境：Quartus II 7.2 SP1 + MegaCore IP
·2015-10-23 09:12

如何以16進位顯示8位數的七段顯示器? (SOC) (Verilog) (DE2)

Introduction 使用環境：Quartus II 7.2 SP1 + DE2(Cyclone II EP2C35F627C6) 簡單的使用switch當成2進位輸入，並用8位數的七段顯示器顯示
·2015-10-23 09:12

如何在DE2用硬體存取SDRAM? (IC Design) (DE2)

Introduction使用環境：Quartus II 7.2 SP1 + MegaCore IP 7.2 SP1 + DE2(Cyclone II EP2C35F627C6)在(原創) 如何在DE2用軟體存取
·2015-10-23 09:12

是否該將所有Verilog檔都加入到Quartus II project中? (IC Design) (Quartus II)

Abstract在Visual Studio中，所有要編譯的.cpp檔一定要加入project中才可編譯，但在Quartus II中，似乎不加入.v到project也能順利編譯，到底該將所有.v檔加入Quartus
·2015-10-23 09:10

Quartus II與DE2新手tutorial (IC Design) (DE2) (Quartus II)

Abstract 若你剛接觸Quartus II與DE2，這份tutorial絕對適合你。
·2015-10-23 09:10

(IC Design) (DE2) (Quartus II)

使用環境：Quartus II 7.2 SP1 + DE2(Cy
·2015-10-23 09:09

怎样屏蔽掉以前的设置信息

   打开Quartusii创建新工程输入工程名字的page界面，我们看到下面有一个use Exisiting Project Setting按键， 去掉C
·2015-10-23 08:27

(IC Design) (DE2) (Nios II) (Quartus II) (SOPC Builder)

Introduction使用環境：Quartus II 7.2 SP1 + Nios II EDS 7.2 SP1 + DE2(Cyclone II EP2C35F627C6)有時候Nios II會出現以下惱人的錯誤訊息
·2015-10-21 12:01

quartus II使用零星记录

1、TCL与Pin Plan Quartus的pin map在Assigment-> Pin Planer,使用比较直观。
·2015-10-21 12:41

【原创】Quartus II 11.0 套件使用仿真

　　Quartus II 11.0 套件较以往QII软件有了很大的change，在仿真器上主要体现为原有的Quartus II simulator没有了，可能是因为为减小软件体积，增强别的功能的原因，了解
·2015-10-21 11:22

在QuartusII中编译VHDL的package(原创)

在网上down的源码有些时候要自己来编译，用Quartus来编译VHDL的源码，当有package的时候，不能像在ISE中那样直接用work.packagename.all就可以把package包含进去
·2015-10-21 10:47

关于quartus的FFT IP核的一些整理

软件版本使用quartus11.0sp1  当然11.0也能打开并仿真。
qianhaifeng2012·2015-10-21 10:00

quartus II和ModelSim使用初体会

额，经历了种种磨难，第一个QuartusII 9.0实验完成，代码在板子上把灯点亮了。
·2015-10-21 10:39

利用de0 basic computer节省软硬件开发的时间

A家的FPGA，典型的开发方式就是软硬结合：用Quartus中的
天涯柠檬·2015-10-20 23:00

利用de0 basic computer节省软硬件开发的时间

A家的FPGA，典型的开发方式就是软硬结合：用Quartus中的
天涯柠檬·2015-10-20 23:00

(原創) SuperCache II對於Quartus II的加速心得報告 (IC Design) (Quartus II)

AbstractQuartus II是我用過最耗CPU的軟體，也是我最近換新NB的主因，而SuperCache II則是最近紅得發紫的軟體，對Quartus II是否有加速的作用呢?
·2015-10-20 08:41

Quartus ii中的.tcl文件run不起来

另一个问题也是因为这个原因：Quartusii中.tcl文件不能run起来，也是因为工程文件夹中存在空格！
u011964923·2015-10-09 19:00

Altera硬IP开发PCIe 之一 Quartus II-15.0.0.145 安装

准备使用ALTERA的ArriaVGX芯片做PCIe接口芯片，可是看到原来用的12.1版本的QuartusII不支持ArriaVGX芯片，所以就上官网搜索新版的QuartusII，就索性下载了最新版本的
molake10344·2015-09-15 13:07

Quartus II设计大致流程

QuartusII设计大致流程：一、建立工程&完成硬件设计1.建立工程2.编译文件3.分析与综合a)设置顶层实体b)Processing->start->StartAnalysis&Synthesis二
field42zhw·2015-08-10 16:04

Quartus II设计大致流程

QuartusII设计大致流程： 一、建立工程&完成硬件设计1.建立工程2.编译文件3.分析与综合a)设置顶层实体b)Processing->start->StartAnalysis&Synthesis
field42zhw·2015-08-10 16:00

[D-XI] DFFE 2 随机存储器 点IP-core

EDA：quartus II13.1(14.0)平台：CycloneV:5CSEMA5F31C6阅读“《自己设计制作CPU与单片机》----姜咏江”个人笔记中的文字表达极差。读书后为存储器的出现编斗。
misskissC·2015-07-20 23:00

黑金开发板在NiosII环境下烧写image到flash失败的解决办法

背景：1.利用QuartusII与NiosIIEDS软件进行软硬件开发；2.硬件：黑金开发板AX301，3.软件：led流水灯这里简单介绍下软硬件开发的步骤：首先是硬件系统的搭建，利用tools-->sopcbuilder
乔治是只猪·2015-07-10 18:00

Quartus 怎么回读CPLD里面的东西

可以使用Quartus®IIProgrammer的“Examine”特性回读编程目标文件（.POF）是CPLD不是FPGA先用auto检测加没加加密位，然后执行ex，然后save，Examine，打钩Examine
·2015-07-04 16:00

时钟约束

编译工程后打开quartusIITimeQuest：点击Netlist->CreateTimingNetlist：点击OK，点击菜单栏Constraints->CreateClock：设置period为
wu20093346·2015-06-29 17:00

[D-X] 限位数对称制2整数 浮点数乘（除）法器

EDA：quartus II13.1平台：CycloneV:5CSEMA5F31C6阅读“《自己设计制作CPU与单片机》----姜咏江”粗略过渡到门级的一片笔记：[D-VII]（数）晶体管2逻辑门2寄存器
misskissC·2015-06-26 21:00

[D-IX] 2（通用）计数器s 2标志线

EDA：quartusII13.1平台：CycloneV:5CSEMA5F31C6阅读“《自己设计制作CPU与单片机》----姜咏江”粗略过渡到门级的一片笔记：[D-VII]（数）晶体管2逻辑门2寄存器
misskissC·2015-06-21 16:00

[D-VIII] 限位数对称制2整数 浮点数加减法器

EDA：quartusII13.1平台：CycloneV:5CSEMA5F31C6阅读“《自己设计制作CPU与单片机》----姜咏江”粗略过渡到门级的一片笔记：[D-VII]（数）晶体管2逻辑门2寄存器
misskissC·2015-06-17 20:00

[D-VII] （数）晶体管2逻辑门2寄存器s

EDA：quartusII13.1平台：CycloneV:5CSEMA5F31C6阅读“《自己设计制作CPU与单片机》----姜咏江”个人笔记中的文字表达极差。
misskissC·2015-06-12 09:00

彻底掌握Quartus——基础篇

你可以在EETOP的论坛上面搜索到quartus的下载链接，然后在百度能找到破解方法。
队长-Leader·2015-05-30 16:35

【FPGA/VHDL/QUARTU】关于quartusII 错误 Error: Current license file does not support the EP1C6Q240C8 device

我的电脑是win764b的，所以刚开始使用的是下边的quartus，这个会出现 doesnotsupporttheEP1C6Q240C8device报错。
u013926582·2015-05-08 21:00

应用quartus11.0及modelsim实现的PWM波形仿真（一）

1.打开quartus，弹出如下窗口，点击CreateaNewProject新建一个工程；2.点击Next到下图，为新工程选择存放位置以及工程名，记住，存放目录不能有中文，我们这里目录为E:/Temp/
Gpeng_YW·2015-05-08 08:58

Win8.1下安装Altera USB-Blaster驱动所遇到的问题：第三方INF不包含数字签名信息

电脑环境：Windows8.164bit版本软件环境：AlteraQuartusII9.0和AlteraQuartusII9.0 ServicePack2安装路径：D:\Altera\90问题描述：最初的软件安装和破解都很顺利
ws_20100·2015-05-07 20:00

Quartus错误集锦

1.Error:Top-leveldesignentity"test"isundefined原因：顶层模块的module名没有和工程名同名解决方法：把顶层模块的module名改成和工程名同名2.Error(10278):VerilogHDLPortDeclarationerrorattest.v(4):inputport"clk_in"cannotbedeclaredwithtype"reg"原因
qq_20480611·2015-04-30 19:00

Altera OpenCL SDK与Xilinx SDAccel的使用对比

1.AlteraOpenCLSDK首先需要安装Quartus（13.1版本以上）和配套的SoCEDS，分别申请两个license，一个用于OpenCLSDK，一个用于SoCEDS，缺一不可。
kkk584520·2015-04-16 15:00

[重要更新][Quartus II][14.1正式版]

[Quartus II][14.1正式版] ----14.1版本最大的变化就是增加了2大系列的器件库： MAX 10和Arria 10。
·2015-04-06 10:00

[转载]Quartus 如何导入管脚分配信息

一、摘要将QuartusII中FPGA管脚的分配及保存方法做一个汇总。
ykykyykk1st·2015-03-25 21:13

[D-VI] my_second_fpga（1位加法器 Verilog HDL抽象级别 modelsim-altrea功能仿真 综合器）

1my_second_fpga1.1平台OS：Win7x64EDA软件：QuartusII13.1FPGA平台：DE1-SOC1.2目标用VerilogHDL不同的抽象能力设计一个一位加法器，然后用ModelSim
雕虫小技们·2015-02-02 22:02

[D-VI] my_second_fpga（1位加法器 Verilog HDL抽象级别 modelsim-altrea功能仿真 综合器）

1my_second_fpga1.1平台OS：Win7x64EDA软件：QuartusII13.1FPGA平台：DE1-SOC 1.2目标用VerilogHDL不同的抽象能力设计一个一位加法器，然后用ModelSim
misskissC·2015-02-02 22:00
上一页 29 30 31 32 33 34 35 36 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他