Quartus

FPGA学习笔记6-Quartus II中的TCL脚本

Agenda -TCL Scripting support in quartus II Software -Creating Projects -Compiling Designs -Accessing
lovnet·2012-01-26 19:00

FPGA学习笔记2-Quartus2简介

Quartus2简介 特性概述 全集成设计工具： 多种设计输入方法 逻辑综合 布局布线 仿真 时序和功耗分析 器件编程 支持windows,solaris,linux 节点锁定和网络许可选项
lovnet·2012-01-19 14:00

quartus中的signaltapⅡ 的问题

问题描述：在一次调试中发现这样的问题，用signaltapⅡ观察4个信号，结果正确，若再加一路观察信号，则时序中有错误。好像是signaltapⅡ对原来的逻辑造成了影响，又或者是signaltapⅡ采样出来并传上电脑来的数据出错。在网上搜索了一下，这方面的资料。    另外，通过对这方面内容的了解之后，接触到这样一个词汇：增量编译（incrementalcompilation）如果能好好利用qua
qingfengtsing·2011-12-17 20:00

[笔记].活用Quartus II内置模板，快速输入HDL代码、TimeQuset约束及tcl语句等

譬如，新建一个v代码，选择Edit>InsertTemplate或单击，即可选择插入预置的VerilogHDL模板。图1 先前发帖有介绍[资料].学TimeQuest必看，其中提到的TimeQuestCookbook是一本极好的TimeQuset入门资料。刚好，这个Cookbook里面的案例及sdc约束语句在模板中也有。凭借模板，可以快速插入所需的约束。新建一个sdc文件，选择Edit>Inser
_安德鲁·2011-11-24 20:00

在Quartus II中快速更新FPGA片上存储器初始值的一种方法

最近在调试中遇到了这样一个问题：一组参数预先存储在FPGA的片上存储器内；在系统运行过程中部分参数会被读出，修改后写回；为了调试，需要经常变换参数的初始化值。   实现存储器中数值的初始化比较容易，在生成RAM模块时指定一个初始化文件（.hex或.mif）即可。   实现部分参数的动态修改也容易，设计一个状态机在需要的时候写入该RAM即可。   为了调试，更新初始化数值就难了些，可供选择的方法有这
flyingforever_wl·2011-11-21 10:00

Nios II 系统时钟timestamp的应用

软件：QuartusII9.0,NiosII9.0硬件配置：1、 在SOPC中调用IntervalTimer核图1调用IntervalTi
wglzaj·2011-11-15 10:47

.(筆記) Qsys resource整理 (SOC) (Nios II) (Qsys)

www.cnblogs.com/oomusou/archive/2011/10/18/qsys_resource.htmlAbstractAltera即將在2012年停止使用SOPCBuilder，取而代之是Qsys，除了在QuartusII11.0
_安德鲁·2011-11-09 11:00

4.1.3 时序仿真（2）

02雷伏容/李俊/尹霞清华大学出版社我要评论(0)字号：T|T综合评级：想读(1)   在读(0)   已读(0)   品书斋鉴(0)   已有1人发表书评《EDA技术与VHDL程序开发基础教程》第4章QuartusII
黑曼巴snake·2011-11-09 00:27

4.1.3 时序仿真（2）

2010-08-1010:02雷伏容/李俊/尹霞清华大学出版社我要评论(0)字号：T|T综合评级：想读(1)在读(0)已读(0)品书斋鉴(0)已有1人发表书评《EDA技术与VHDL程序开发基础教程》第4章QuartusII
黑曼巴snake·2011-11-09 00:27

eda时序

02雷伏容/李俊/尹霞清华大学出版社我要评论(0)字号：T|T综合评级：想读(1)   在读(0)   已读(0)   品书斋鉴(0)   已有1人发表书评《EDA技术与VHDL程序开发基础教程》第4章QuartusII
黑曼巴snake·2011-11-09 00:39

eda时序

2010-08-1010:02雷伏容/李俊/尹霞清华大学出版社我要评论(0)字号：T|T综合评级：想读(1)在读(0)已读(0)品书斋鉴(0)已有1人发表书评《EDA技术与VHDL程序开发基础教程》第4章QuartusII
黑曼巴snake·2011-11-09 00:39

有关verilog truncated value with size 32 to match size of target警告的处理

在下面的一段verilog代码里，实现的是74ls164的计数功能，在quartusII编译的时候出现了下面的警告：warning:truncatedvaluewithsize32tomatchsizeoftarget
liming0931·2011-11-07 22:01

dsp builder的破解问题

前段时间使用dspbuilder时候用，破解后可以使用，但当用其产生v或vhd代码时出错，纠结了半天才搞定，方法是：1.将modelsim、dspbuilder和quartus的破解文件都复制到modelsim
flyingforever_wl·2011-11-05 16:00

解決在Quartus II无法使用ModelSim的问题

在QuartusII中使用ModelSim编译的时候出现了类似下面的错误  Error:Can'tlaunchtheModelSim-Alterasoftware--thepathtothelocationoftheexecutablesfortheModelSim-Alterasoftwarewerenotspecifiedortheexecutableswerenotfoundatspecif
flyingforever_wl·2011-11-05 16:00

USB Blaster驱动无法安装的解决办法

：1.在电脑插入USBBlaster后，屏幕右下解出现如下提示接着出现找到新的硬件向导选择从列表或指定位置安装（高级）选中从列表或指定位置安装（高级）后点击下一步在此步中选择在搜索中包括这个位置，指向quartus
FPGA黑金开发板·2011-10-28 21:00

Error: Run Generate Functional Simulation Netlist (quartus_map newadd --generate_functional_sim_netlist

这个是因为运行了功能仿真，默认是时序仿真。在进行功能仿真前，要生成功能仿真网表的。在processing菜单下，有个GenerateFunctionalSimulationNetlist选项，运行下这个之后，在点击开始仿真的按钮就不会报错了
铁皮1900·2011-10-21 20:00

fifo 以及几个信号的理解

AlteraprovidesFIFOfunctionsthroughtheparameterizablesingle-clockFIFO(SCFIFO)anddual-clockFIFO(DCFIFO)megafunctions  用QuartusII
jasonwoodlee·2011-09-09 16:00

Verilog 在单口RAM下的配置。

先看QuartusII生成的波形图。 先贴上没有带clr信号的吧。简单些.
lonerzf·2011-08-07 00:00

用 ModelSim PE Student Edition 10.0a 成功仿真

参考文章: http://hi.baidu.com/282280072/blog/item/ff8d88c36502302de4dd3b3c.html 花了我好几天，终于把QuartusII时序仿真给解决了
lonerzf·2011-08-03 22:00

FPGA 代码固化在内部ROM的方法

本人平台：FPGA芯片型号：EP1C3T144C8             软件IDE环境： QuartusIIVe
jarvis_xian·2011-08-03 11:00

[原创].抛弃QII自带文本编辑器，换Notepad++，照样可以定位错误行；暨如何开启Notepad++的自动补全功能

正文此处以QuartusII11.1和Notepad++v5.9.6.2为例。
_安德鲁·2011-07-21 16:00

使用SignalTap II逻辑分析仪调试FPGA(图)

摘要：本文介绍了可编程逻辑器件开发工具QuartusII中SingalTapII嵌入式逻辑分析器的使用，并给出一个具体的设计实例，详细介绍使用SignalTapII对FPGA调试的具体方法和步骤。
bh_wang·2011-07-21 08:00

Quartus警告分析 warning

http://hi.baidu.com/davinzhan/blog/item/c28ced586c2e6cd69c820497.html 1.Found clock-sensitive change during active clock edge at time on register "" 原因:vector source file中时钟敏感信号(如:数
bh_wang·2011-07-20 14:00

Nios II IDE 关于win7下cygwin编译报错的处理

 关键之处是把相应的编译软件改为与XPSP3或SP2的兼容模式，以管理员的模式运行即可Iamsharingmypersonalexperiencehere.IhavebeenusingQuartusII9.1andNIOSIIIDE9.1onWindows7sincetheywerereleased.Now
subkiller·2011-07-18 14:00

[笔记].关于在Quartus II 11.0无法正常使用SignalTap的解决方法

按照以下步骤操作；1.右键我的电脑，属性>硬件>设备管理器>通用串行总线控制器，选择AlteraUSB-Blaster，右键卸载。2.装以前版本的usb-blaster驱动，这里给大家准备一个版本的，先用着。http://fpga.googlecode.com/files/usb-blaster_qii10_0sp1.zip 辅助资料http://www.alteraforum.com/forum
_安德鲁·2011-06-25 23:00

波形仿真的结果总是一样，虽然我改动了相关的IO与设置

难怪quartus10的版本里已经将其删除掉了……不过，如果直接改动simulation report文件里的端口设置，会提示“……do you want to edit your input vectors
jobszheng5·2011-05-16 10:00

状态机与非状态机

Quartus9.1手册：SynthesistoolscanrecognizeandencodeVerilogHDLandVHDLstatemachinesduringsynthesis.Thissectionpresentsguidelinestoensurethebestresultswhenyouusestatemachines.Ensuringthatyoursynthesistoolre
adream307·2011-05-06 15:00

USB-Blaster--名称已用作服务名或服务显示名

http://donnerys.net/blog/archives/309http://blog.csdn.net/smartic/archive/2008/11/24/3359665.aspx电脑上原有quartus8.0
adream307·2011-05-01 18:00

EPCS 无法配置FPGA的解决方法以及JTAG、AS调试总结

但是简单的led闪烁程序就是不能工作，以至于怀疑我的硬件设计问题，之前从来没有设计过fpga的pcb这让我心里很没底，经过五六个小时的奋战，总结如下：我用的是EPCS16，FPGA是EP2C5，软件用的是QuartusII9.1
haozi_1989·2011-04-14 21:00

我的EDA课程设计 Verilog HDL 自动售票机的实现

·设计目标：本设计完成基于VerilogHDL的自动售票系统，综合软件用QuartusII8.1。
weixin_30363509·2011-01-15 10:00

quarusII脚本

详见：QuartusIIHandbook--Volume2--ScriptingandConstraintEntry因为某些特殊需求，想要在不打开quartusII的前提下实现FPGA程序下载，可以通过如下命令实现
adream307·2010-12-14 15:00

Quartus II 9.1的安装与破解

QuartusII9.1的下载地址：ftp://ftp.altera.com/outgoing/release/91_quartus_windows.exe官网地址：http://www.altera.com.cn
qy1213·2010-10-05 16:00

Quartus II 6.0破解步骤

安装QuartusII6.0后的工作1、安装quartusii_60_sp1_pc补丁2、修改license.dat，将XXXXXXXXXXXX替换为你的网卡MAC,并拷贝到QuartusII安装目录c
I小码哥·2010-09-08 16:00

Quartus-ii的LPT1编程硬件配置问题

领取了新电脑后，由于没有并口，导致ByteBlasterMV编程器无法连接电脑，没有办法，买来PARAEL+SERIALExpressCard，（USB转并口），安装驱动程序后发现电脑已经有并口，并可以在LPT1~LPT4之间选择。并口需要注意设置“尽量不要使用中断”和“检查即插即用”才行。但CPLD的并口编程依然没有成功，一直找不到硬件配置，添加硬件配置的选项里根本没有LPT的选项，奇怪！原来Q
warmshepherd·2010-08-23 15:00

在Quartus II中使用JTAG模式固化程序到EPCS中的方法==掌握这个方法后就可以在做PCB时候只留一个JTAG下载口即可。

范例流水灯图1流水灯范例实现步骤步骤1：在QuartusII中，单击File->ConvertProgrammingFiles..。打开编程文件转换程序，如图2所示。 
clwyl·2010-08-18 10:00

Quartus II 文件类型及备份

 QuartusII是一款功能强大的EDA软件。在这个集成开发环境中，使用者可以完成编辑、编译、仿真、综合、布局布线、时序分析、生成编程文件、编程等全套PLD开发流程。
henhen2002·2010-08-18 09:00

[原创].关于使用QII 10.0编译器无法编辑和查看中文的问题一个变通解决方案

原先的代码附有一些中文注释，在QuartusII10.0中竟然无法查看，甚至导入的文件名中含有中文也无法查看。先前版本的QII虽然无法编译中文，但是仍然可以查看，10.0真是令人非常生气。
_安德鲁·2010-07-20 16:00

VHDL之Quartus简介

流程这里我们使用Quartus8.0来做演示2.        
活不明白·2010-07-17 21:34

VHDL之Quartus简介

流程这里我们使用Quartus8.0来做演示2.        
活不明白·2010-07-17 21:34

VHDL之Quartus简介

1.流程这里我们使用Quartus8.0来做演示2.步骤1)新建一个工程Ø新建工程在D:\下新建一个目录，目录名为project启动Quartus8.0集成开发环境，选择【File】->【NewprojectWizard
活不明白·2010-07-17 21:34

quartus 小技巧—— 分线。例如总线data[31..0]，引出的分线为data[7..0]。

总线引出来，段着，别管它，在线上点右键，属性，起个名字例如，data[31..0] 然后在旁边划一段线同理起个名字，例如data[7..0]这样，分线工作机完成了，分出来的线是data的低八位  
delacroix_xu·2010-07-09 15:00

modelsim入门简单教程

至今还没有弄明白为什么要用ModelSim，因为看波形QuartusII自带的工具就可以了啊。
henhen2002·2010-07-05 06:00

指定信号电平和指定驱动强度

1.指定信号电平选择QUARTUS菜单中的Assigments->AssigmentEditor启动assigmenteditor工具。
xufuyuan·2010-06-24 11:00

我的第一个FPGA实验

实验目的：使用三个按钮组成二选一多路器的三个输入信号控制一个LED输出（亮或不亮）实验平台：装有QuartusII的PC机、CycloneIIIEP3C25F324C6开发板实验步骤：1.打开QuartusII
sunwill_chen·2010-05-22 11:00

Quick guide for porting uClinux to ALTERA DE2-70

Platformandtools: WindowsXP,Ubuntu9.04,Nios||9.1,Quartus||9.1,  samba, Vmware7.0  Prepare Step1, InstallUbuntuinVmware
pkuyjxu·2010-05-17 13:00

有关testbench编写

需要说明的是在Quartus中许多不可综合的语句在此处
xufuyuan·2010-04-30 11:00

【连载】【FPGA黑金开发板】NIOS II那些事儿--程序下载（九）

第一次是在quartus软件中，将我们的逻辑和软核生成的配置文件通过AS模式下载到EPCS*（*为1，4，8…）中，或者通过JTAG模式下载到FPG
FPGA黑金开发板·2010-04-10 17:00

FPGA资料与心得

在QuartusII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意,虽然按F1可以了解关于该警告的帮助,但有时候帮助解释的仍然不清楚,大家群策群力,把自己知道和了解的一些关于警告的问题都说出来讨论一下
guomei·2010-03-25 13:00

Altera与Xilinx FPGA同在一个JTAG链中的配置方法

（这里需确认具体的器件型号序列支持JTAG标准）这里仅仅说明在QuartusII中对Altera的FPGA进行配置步骤。（本地下载与远程下载两种方式）配置Xil
mistyeyed·2010-02-07 10:00

[笔记].在Quartus II中使用JTAG模式固化程序到EPCS中的方法

范例流水灯图1流水灯范例实现步骤步骤1：在QuartusII中，单击File->ConvertProgrammingFiles..。打开编程文件转换程序，如图2所示。 
_安德鲁·2010-01-28 11:00
上一页 31 32 33 34 35 36 37 38 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他