Quartus

Matlab矩阵运算

//www.doc88.com/p-313767611863.html http://www.doc88.com/p-897906298547.html 用MATLAB生成*.mif、*.hex（QUARTUS
·2015-10-31 11:38

Quartus II 文件类型及备份【原创】

    Quartus II是一款功能强大的EDA软件。
·2015-10-31 11:51

(原创)360 与 sopc builder 不兼容

最近发现了Quartus II 9.0，在运行SOPC builder的时候，与360软件不兼容的情况。
·2015-10-31 11:56

【整理】Ubuntu & Altera10.1

    Altera10.1-linux套件包含：10.1_quartus_linux.sh、10.1_devices_linux.sh、10.1_nios2eds_linux.sh
·2015-10-31 11:12

【整理】Win7下安装使用QuartusII和NiosII SBTE

当时，我就提到：QuartusII在Win7下可以正常安装和使用，但NiosII SBTE在编译工程时出现了一些错误。上网搜过解决方法，但一直没整好，后来还是换回XP，这个问题就不了了之了...
·2015-10-31 11:12

【原创】Altera系列工具（QuartusII、SOPC Builder、NiosII IDE）工作过程分析

1. NiosII SBTE Build Project过程分析     NiosII GNU C编译工具：     （1）nios2-elf-gcc     （2）nios2-elf-ar     （3）nios2-elf-g++   &
·2015-10-31 11:12

FPGA 在线调试方法概述

Altera公司的 Quartus II 支持的五种挺实用的调试方法: SignalProbe：信号探针方式不影响原有的设计功能和布局布线，只是通过增加额外布线将需要观察调试的信号连接到预先保留或者暂时不使用的
·2015-10-31 10:29

(原创)如何解决错误“make: ……`/cygdrive/e/nios/Debug/system_description/../obj/generated_app.mk-t' Stop”？

Abstract 讨论如何解决RT的编译错误 Introduction 使用环境：Quartus II 7.2 SP3 + Nios II EDS 7.2 SP3 + UP-SOPC2000(Cyclone
·2015-10-31 10:13

quartus6.1 for linux 在ubuntu 9.04 上安装指南

ubuntu 9.04 下quartus6.1 for linux 安装教程 （1） Altera 网站上下载 软件 61_ip_linux.tar、 61_modelsim_ae_unix.tar
·2015-10-31 10:15

在Modelsim中加入Quartus的仿真库[zz]

1、Quartus不支持Testbench2、调用了megafunction或者lpm库之类的Altera的函数3、时序仿真要在Modelsim下做仿真，总会遇到上面这几个问题，因为需要在Modelsim
·2015-10-31 10:15

Quartus 90 for linux 在Ubuntu9.04上安装指南

(1) Altera 官方网站上下载quartus9.0 installer https://www.altera.com/support/software/download/altera_design
·2015-10-31 10:15

DE2-70数字系统设计实验（3）--移位寄存器

硬件开发平台：Altera quartus 测试版：DE2-70 具体实验过程见实验笔记pdf，可在sina免费下载：http://ishare.iask.sina.com.cn/f/11189868
·2015-10-31 10:17

转--sof和pof文件格式，以及rbf文件

http://hi.baidu.com/michael1517/item/39d97b744d33215c0d0a07d9   Altera公司的Quartus II开发工具可以生成多种配置或编译文件
·2015-10-31 09:37

QuartusII之Warning警告分析

1.Found clock-sensitive change during active clock edge at time on register "" 原因:vector source file中时钟敏感信号(如:数据,允许端,清零,同步加 载等)在时钟的边缘同时变化.而时钟敏感信号是不能在时钟边沿变化的.其后 果为导致结果不正确. 措施:编辑vect
·2015-10-31 09:02

多通道 移位寄存器 verilog

// Quartus II Verilog Template // Basic 64-stage shift register with multiple taps module basic_shift_register_with_multiple_taps
·2015-10-31 09:36

verilog 有符号数运算

（2）那么Verilog中编程的时候对编程人员来说，其实想不到现在的编译器(Quartus II 9.1和ISE10.1没有问题，更高的版本应该更加可以了)都支持verilog有符号运算的综合了。
·2015-10-31 09:36

使用TCL脚本语言操作Quartus（二）

转载地址：http://blog.csdn.net/fzxy002763/article/details/7216085 本文的话题： -其他一些TCL指令-访问命令行选项-在Quartus II中使用
·2015-10-31 09:41

使用TCL脚本语言操作Quartus（一）

转载地址：http://blog.csdn.net/fzxy002763/article/details/7215695 本文讨论的话题：-TCL脚本在Quartus II中-创建一个工程-编译工程-
·2015-10-31 09:41

如何（CRACK）破解 获取altera 全系列 megacore license - 亮点儿的日志 - 网易博客

  其实很简单，打开license.DAT   应该是这样：     FEATURE quartus alterad
·2015-10-31 09:47

debussy与modelsim的联调设置

nbsp;      前段时间看到网上有人在使用debussy软件对Verilog代码进行调试，而且都称赞其是多么的好用，看着很是馋人，说吧，现在用的是quartus
·2015-10-31 09:01

Quartus II 12.0 下载、安装和破解

转载：http://www.cnblogs.com/imapla/archive/2012/09/10/2678814.html   20130417 Quartus II 12.0 不支持波形仿真
·2015-10-31 08:39

如何在Nios II使用16x2字元液晶顯示器? (IC Design) (DE2) (Nios II)

Introduction 使用環境：Quartus II 7.2 SP1 + Nios II EDS 7.1 SP1 + DE2(Cyclone II EP2C35F627C6) 在(原創) 如何在Nios
·2015-10-31 08:25

(IC Design) (DE2) (Quartus II)

使用環境：Quartus II 7.2 SP1 + DE2(Cyclone II EP2C35F627C6) + TRDB_DC2 本程式依照友晶科技的DE
·2015-10-31 08:25

(SOC) (Quartus II)

AbstractQuartus II預設simulation時，會使用timing simulation，剛開始或許你會想先看看functional simulation的結果為何?
·2015-10-31 08:25

如何將CMOS所擷取的影像傳到PC端? (SOC) (DE2) (TRDB-DC2)

使用環境：Quartus II 7.2 SP1 + DE2(Cyclone II EP2C35F627C6) + TRDB_DC2 在友晶提供的DE2_CCD.7z與DE2_CC
·2015-10-31 08:25

时序分析之基本概念

Quartus II中的时序分析为静态时序分析，即STA（static timing analysis）。STA分析的对象是同步逻辑电路，通过路径计算延迟的总和，分析时序间的相对关系。
·2015-10-31 08:24

modelsim的do文件

set LIBPATH D:/altera/90/quartus/eda/sim_lib vlib sim_lib vmap sim_lib sim_lib #vlog -work sim_lib
·2015-10-30 18:02

Quartus II LPM使用指南-FIFO篇

Quartus II LPM使用指南 FIFO篇 BY   WG http://www.cnblogs.com/wg2011/目录 说明 - 2 - 摘要 - 3
·2015-10-30 16:46

4、quartus联合modelsim仿真

在quartus调用modelsim仿真过程中，出现了一个错误，如下所示：    Check the NativeLink log file I:/Quartus11.0/Myproject
·2015-10-30 14:42

1、quartus_warning_altera_reserved_tck

编译的时候没有注意，整个工程都可以在板子上跑起来。但是做Powerplay的时候，出现了这个Critical Warning：、 Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertain
·2015-10-30 14:41

Quartus报错之Error: Can't continue timing simulation because delay annotation information for design is

Error: Can't continue timing simulation because delay annotation information for design is missing   原因如下：   CAUSE: You attempted to simulate a design whose netlist has n
·2015-10-30 14:11

Quartus报错之Error (10822): HDL error at mintue.vhd(37): couldn't implement registers for assignments on

今天用vhdl写数字时钟显示器：出现以下问题： 1、Error (10822): HDL error at mintue.vhd(37): couldn't implement registers for assignments on this clock edge   一个进程只能有一个上升沿判别语句； process中如果有两个以上的判别语句，则出现以上错误；  
·2015-10-30 14:11

Quartus常见错误集锦

1) QuartusII对代码进行时序仿真时出现Error: Can't continue timing simulation because delay annotation information
·2015-10-30 14:11

Quartus报错之Error (10028): Can't resolve multiple constant drivers for net "iCntRst" at one_wire_bus.vhd

这是个代码的可综合方面的要求，也就是说一般综合工具会对此报错的，但从仿真角度上说是没有问题的，除非多个赋值造成冲突导致仿真无法继续，modelsim是纯粹的仿真工具，它不会关心代码是否可综合；据我所知，采用波形输入在quartus
·2015-10-30 14:10

ALTERA FPGA Quartus 指定memory综合使用 M4K块

找到了 方法，，在定义的 memory前面加一句画 (* ramstyle = "M4K" *) reg [0:7] my_ram[0:63]; 具体 详情 访问 http://quartushelp.altera.com
·2015-10-30 14:24

[转帖](原创) 深入探讨inout port (SOC) (Verilog) (VHDL) (Quartus II) (SignalTap II) (DE2-70)

www.cnblogs.com/oomusou/archive/2011/02/21/inout_port.html (原创) 深入探讨inout port (SOC) (Verilog) (VHDL) (Quartus
·2015-10-30 13:04

(SOC) (Quartus II) (ModelSim)

(SOC) (Quartus II) (ModelSim) 来源：http://hi.baidu.com/davinzhan/blog/item/5ad9e21660aa4659f2de3278.html
·2015-10-30 13:02

Quartus 9.0终于装在我的WIN7笔记本上了，哈哈~~~

ABSTRACT：12.3.8，成功在笔记本的WIN7系统上安装了Quartus 9.0，好开心，纪念一下下！
·2015-10-30 13:24

[文档]. 艾米电子 - 参数与常量，Verilog

对读者的假设 已经掌握： 可编程逻辑基础 Verilog HDL基础 使用Verilog设计的Quartus II入门指南 使用Verilog设计的ModelSIm入门指南
·2015-10-30 13:08

【原创】科研训练指导手册(DE2-115_labs_vhdl)-PART6--实验五

执行以下步骤： 1创建一个Quartus II 工程，用来在DE2-115上实现预期电路。 2写出预期电路的VHDL代码。 3将VHDL文件包含进工程并
·2015-10-30 13:19

如何將CMOS彩色影像轉換成灰階影像? (SOC) (DE2)

使用環境：Quartus II 7.2 SP3 + DE2(Cyclone II EP2C35F627C6) + TRDB_DC 本文所提的方法並
·2015-10-30 12:27

Quartus II 9.1 安装指南

——Crazy Bingo 2010_3_29 Altera release 下载地址（迅雷复制，灰常快） ftp://ftp.altera.com/outgoing/release/ Altera 官方网站地址 http://www.altera.com/ Altera 官方中文网站 http://www.altera.com.cn/   http://www.
·2015-10-30 11:20

：Quartus II LPM使用指南-FIFO篇

参考文章：http://www.cnblogs.com/wg2011/archive/2012/02/27/2369677.html 使用Quartus II 的版本及PC机操作系统版本为11.1 sp2
·2015-10-30 10:26

(IC Design) (Quartus II) (Nios II) (SOPC Builder)

Introduction整個Altera產品，有幾個地方速度很慢： 1.Quartus II的編譯時間。2.Nios II的編譯時間。3.SOPC Builder的載入時間。
·2015-10-28 09:47

如何在DE2將CCD影像顯示在彩色LCD上? (純硬體篇) (IC Design) (DE2) (TRDB-LCM)

使用環境：Quartus II 7.2 SP1 + Nios II 7.2 SP1 + DE2(Cyclone II EP2C35F627C6) + TRDB_LCM + TRDB_DC2 Introduction
·2015-10-28 09:43

(IC Design) (DE2) (Quartus II) (Nios II) (SOPC Builder) (μC/OS-II)

使用環境：Quartus II 7.2 SP1 + Nios II 7.2 SP1 + DE2(Cyclone II EP2
·2015-10-28 09:40

(IC Design) (DE2) (Quartus II) (Nios II) (SOPC Builder)

Abstract Checksum Master為Quartus II 7.2 Handbook Vol:4中，示範使用Component Editor將user logic包成component後，並撰寫
·2015-10-28 09:38

(IC Design) (Quartus II) (SOPC Builder) (Nios II)

使用環境：Quartus 6.0 SP1 + Nios II 6.0 + DE2 (Cyclone II EP2C35F627C6) Introduction C++在template部分，有一個讓人詬病之處是
·2015-10-28 09:36

电子设计自动化实验 实验三 频率计制作

电子设计自动化实验实验三EDA一.实验名称：综合性实验三、硬件描述语言的层次化设计二.实验目的：熟悉EDA软件（QuartusII）的硬件描述语言输入设计方法； 掌握VHDL语言的层次化设计方法和仿真分析方法
u011303443·2015-10-27 19:00

Quaruts II 增量编译

http://bbs.ednchina.com/BLOG_ARTICLE_3007977.HTM http://quartushelp.altera.com/11.1/mergedProjects/msgs
·2015-10-27 14:21
上一页 28 29 30 31 32 33 34 35 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他