E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
RTL
按键控制流水灯方向——FPGA
文章目录前言一、按键二、系统设计1、模块框图2、
RTL
视图三、源码四、效果五、总结六、参考资料前言环境:1、Quartus18.02、vscode3、板子型号:EP4CE6F17C8要求:按键1按下,流水灯从右开始向左开始流动
混子王江江
·
2023-07-17 22:41
FPGA
fpga开发
FPGA—简易频率计(附代码)
目录1.内容概要2.理论学习3.实操3.1整体设计3.2频率计算模块3.2.1模块框图3.2.2波形图绘制3.2.3
RTL
代码3.3顶层模块3.4仿真验证3.5上板验证4.总结1.内容概要频率测量在电子设计领域和测量领域经常被使用
咖啡0糖
·
2023-07-17 16:34
FPGA_Xilinx
Spartan6基础入门
fpga开发
FPGA-DFPGL22学习4-仿真平台学习
FPGA开发环境:正点原子ATK-DFPGL22G开发板参考书籍:《ATK-DFPGL22G之FPGA开发指南_V1.1.pdf》个人学习笔记,欢迎讨论一、仿真的步骤需要仿真的位置:功能仿真:设计综合前进行
RTL
子歌的宏定义
·
2023-07-17 10:12
FPGA
fpga开发
学习
流水灯——FPGA
文章目录前言一、流水灯介绍二、系统设计1.模块框图2.
RTL
视图三、源码四、效果五、总结六、参考资料前言环境:1、Quartus18.02、vscode3、板子型号:EP4CE6F17C8要求:每隔0.2s
混子王江江
·
2023-07-17 09:47
FPGA
fpga开发
基于FPGA的一维卷积神经网络算法实现(1D-CNN、BNN的FPGA加速实现)
运算过程包含了卷积层、池化层、批标准化层、全局池化、二值化卷积、全连接层、激活函数层,均采用
RTL
级代码实
AI浪潮下FPGA从业者
·
2023-07-16 09:47
FPGA进阶
BNN
CNN
FPGA神经网络算法
神经网络
触摸按键控制LED灯亮灭
文章目录前言一、触摸按键介绍二、触摸按键电路原理模式一:模式二:三、系统设计1、模块框图2、
RTL
视图四、源码1、touch_led模块五、效果六、总结七、参考资料前言环境:1、Quartus18.12
混子王江江
·
2023-07-16 04:50
FPGA
fpga
呼吸灯——FPGA
1、介绍2、占空比调节示意图二、系统设计1、系统框图2、
RTL
视图三、源码四、效果五、总结六、参考资料前言环境:1、Quartus18.02、vscode3、板子型号:EP4CE6F17C8要求:将四个
混子王江江
·
2023-07-16 04:18
FPGA
fpga开发
iNav开源代码之严重炸机 -- 危险隐患
iNav开源代码之严重炸机--危险隐患1.源由2.回顾2.1远航配置--
RTL
验证2.2本地试飞--机械/结构测试2.3远航试飞3.初步分析4.现象分析5.初步怀疑6.参考资料1.源由航模炸机,无人机炸机在现实生活中并不少见
lida2003
·
2023-07-15 18:03
DIY
Drones
xFlight
iNav
H743
Mark4
静态数码管——FPGA
文章目录前言一、数码管1、数码管简介2、共阴极数码管or共阳极数码管3、共阴极与共阳极的真值表二、系统设计1、模块框图2、
RTL
视图三、源码1、seg_led_static模块2、time_count模块
混子王江江
·
2023-07-15 14:00
FPGA
fpga开发
HLS入门简述
HLS在其中起了重要的转换作用,将高层次的抽象语言转换为寄存器传输级语言(registertransferlevel,
RTL
),这样我们可以将其映射到FPGA的器件中,进行硬件实现,此谓综合。
日拱一卒_未来可期
·
2023-07-15 14:59
FPGA
FPGA
HLS
阿卡西斯 USB4 雷电4 移动硬盘盒做Mac系统盘 体验
硬盘盒(USB4JHL7440
RTL
9210B)无风扇版本(型号TBU405659RMB).发热大所以官方出了带风扇版本,我的是不带风扇的.我是+三星990pro组合.我是把mac系统直接安装到硬盘盒的硬盘里面里面这是刚买时候的速度这是当系统重度使用
Thomas2143
·
2023-07-15 07:35
总结
macos
【以太网通信】PHY 芯片回环测试
目录1常见PHY的回环功能1.1KSZ90311.2
RTL
82111.3B50610/B506122PHY回环测试1常见PHY的回环功能1.1KSZ9031KSZ9031芯片支持以下两种回环模式:Local
洋洋Young
·
2023-07-15 02:26
FPGA
以太网通信
fpga开发
网络
08_SPI-Flash 扇区擦除实验
08_SPI-Flash扇区擦除实验1.实验目标2.操作时序2.1扇区擦除操作指令2.2完整扇区擦除操作时序3.程序框图3.1顶层框图3.2扇区擦除模块4.波形图5.
RTL
5.1flash_se_ctrl5.2spi_flash_se6
@大宁字
·
2023-07-14 23:52
#
Verilog学习强化案例
fpga开发
FPGA原理和结构
设计流程和工具设计流程
RTL
级描述电路,逻辑综合,技术映射,布局布线,生成配置数据。
小天才dhsb
·
2023-07-14 12:13
FPGA原理和结构——天野英晴
fpga开发
嵌入式硬件
硬件工程
硬件架构
11_SPI_Flash 读数据实验
11_SPI_Flash读数据实验1.实验目标2.操作时序2.1数据读操作指令2.2数据读操作时序3.流程框图3.1顶层模块3.2数据读模块4.波形图绘制5.
RTL
5.1flash_read_ctrl5.2spi_flash_read6
@大宁字
·
2023-07-14 12:35
#
Verilog学习强化案例
fpga开发
09_SPI-Flash 页写实验
09_SPI-Flash页写实验1.实验目标2.操作时序3.模块框图3.1顶层模块3.2页写模块4.波形图5.
RTL
5.1flash_pp_ctrl5.2spi_flash_pp6.Testbench6.1tb_flash_pp_ctrl6.2tb_spi_flash_pp1
@大宁字
·
2023-07-14 12:05
#
Verilog学习强化案例
fpga开发
07_flash全擦除实验
时的SPI通讯模式2.实验目标3.SPI-Flash芯片3.1硬件资源3.2板载Flash原理图3.3操作时序3.3.1全擦除时序3.3.2写使能时序3.3.3串行输入时序图4.模块框图5.波形图6.
RTL
6.1fl
@大宁字
·
2023-07-14 12:04
#
Verilog学习强化案例
fpga开发
Swift | 实现一种简单的垂直文本渲染
源码https://github.com/BackWorld/VerticalLabel前言一般来说,UIKit自带的UILabel只支持水平方向的文本展示(可以
RTL
),但无法实现垂直方向文本的显示,
清無
·
2023-07-10 15:20
RTL
88X2BU网卡驱动失效,重新安装
rtl
88x2bu-5.6.1.6安装,升级ubuntu网卡驱动失效报错:进入:目录/var/lib/dkms/
rtl
88删除掉之前安装的重新执行安装的步骤如下报错:errorbadreturnstatusformodulebuildonkernelonkernel
kekeyy123
·
2023-06-24 07:57
linux系统
ubuntu
linux
运维
04FPGA组合逻辑—多路选择器(二选一)
目录1.理论2.实操2.1硬件资源2.2程序设计2.2.1模块框图2.2.2波形图绘制2.2.3
rtl
代码2.2.4验证3.总结1.理论多路选择器又称数据选择器、多路开关。
咖啡0糖
·
2023-06-23 21:14
FPGA_Xilinx
Spartan6基础入门
fpga开发
硬件工程
【ProNoC】Chap.1 ProNoC生成2x2的mesh型的4核片上网络系统;实现NoC的
RTL
设计
【ProNoC】Chap.1ProNoC生成2x2的mesh型的4核片上网络系统;实现NoC的
RTL
设计0.NoC多核片上网络生成器ProNoCProNoC的功能实现1.生成一个叫做Mor1kxSoC的单个
Jie_MSD
·
2023-06-23 04:21
NoC
fpga开发
嵌入式硬件
verilog
soc
noc
android 适配语言
layout-ldrtl文件夹与layout同级2将layout的布局文件都复制到layout-ldrtl3.在layout-ldrtl的布局中打开每一个布局文件添加android:layoutDirection="
rtl
安小牛
·
2023-06-22 18:55
android
2.tessent命令学习笔记
不能使用write_design命令覆盖使用read_verilog命令读入的包含
RTL
模块的文件。如果使用read_flat_model命令读取flat模型,则禁用write_design。
窗外的布谷鸟
·
2023-06-22 13:19
笔记
学习
fpga开发
异步fifo实现
/
rtl
/defines.v"//mike0201//`defineFFD1modulefifo_async#(parameterDATWIDTH=18,parameterFIFODEEP=8,parameterADRWIDTH
映冬
·
2023-06-22 08:20
lcd
lvds
【HISI IC萌新虚拟项目】ppu模块的编译环境搭建与
RTL
编译
关于整个虚拟项目,请参考:【HISIIC萌新虚拟项目】PackageProcessUnit项目全流程目录_尼德兰的喵的博客-CSDN博客前言虚拟机为芯王国公众号提供的虚拟机,虚拟机内置vcs工具,大家可以关注后自行获取。关于编译环境的搭建,一些储备知识请参考之前的文章。首先,需要了解Makefile的一些基本语法:【芯片前端】以vcs编译环境为例做一个适用于芯片前端的极简版Makefile实操教程
尼德兰的喵
·
2023-06-22 07:20
尼德兰的喵全内容专栏
ICer萌新入职虚拟项目
verilog
芯片
systemverilog
UVM
fpga开发
【HISI IC萌新虚拟项目】ppu模块基于spyglass的lint清理环境搭建与lint清理
关于整个虚拟项目,请参考:【HISIIC萌新虚拟项目】PackageProcessUnit项目全流程目录_尼德兰的喵的博客-CSDN博客前言
RTL
代码在交付给验证同时进行功能验证时,可以同步进行lint
尼德兰的喵
·
2023-06-22 07:48
ICer萌新入职虚拟项目
尼德兰的喵全内容专栏
verilog
芯片
uvm
verification
IC
dc综合与pt静态时序分析(中文)_Design Compiler Lab自制中文视频分享(B站)
源自:微信公众号“数字芯片实验室”DesignCompiler是业界主流的逻辑综合工具,用来将可综合的
RTL
代码(VHDL、Verilog、Systemverilog)综合成和特定工艺库相关的门级网表,
weixin_39966644
·
2023-06-22 03:28
Lazarus解决sparta_dockedformeditor与chmHelpPkg冲突
\components\sparta\toolsapi\sparta_toolsapi.lpk.二、搜索三、把sparta_Generics替换为
rtl
-generics
海阳宜家电脑
·
2023-06-21 13:48
Lazarus
IOS系统踩坑2
安卓有效解决方法:2.ios中select标签设置text-align:right;text-align-last:right无效,安卓有效解决方法:12个月24个月36个月select:{direction:
rtl
阳光小美女king
·
2023-06-21 11:12
SPI controller
RTL
代码 APB 总线配置寄存器 带文档
SPIcontrollerRTL代码APB总线配置寄存器带文档5899621281103061Run2536
「已注销」
·
2023-06-19 19:06
单片机
stm32
fpga开发
HDL抽象等级 仿真模型 网表 delay speicfy与sdf
•
RTL
级模型:主要用于集成电路的设计(ASIC,SOC或FPGA等),重点在于电路实现,在于如
cy413026
·
2023-06-19 15:13
gate-level和rtl
升级Ubuntu造成
RTL
8125网卡驱动丢失
环境项目内容系统Ubuntu20.04网卡
RTL
8125起因哒哒哒,一顿操作猛如虎,造就电脑二百五。因点击了Ubuntu的升级,重启之后,发现网络无法连接,
RTL
8125的网卡驱动丢失。
老罗分享
·
2023-06-19 00:39
运维
ubuntu
网络
linux
傻白入门芯片设计,SystemVerilog Assertion(SVA)学习(二十一)
三、如何在
RTL
设计中嵌入SVA断言四、assert和cover的查看、删除和恢复(一)show_prop查看(二)rm_prop删除(三)add_prop恢复五、约束及其种类(一)常量(二)SVA约束
好啊啊啊啊
·
2023-06-18 03:38
芯片设计入门
数字芯片前端验证
形式验证
SVA
断言
css 超长标题中间省略
重点是:before中加两个css属性direction:
rtl
;float:right;CSS测试标题,这是一个稍微有点长的标题,超出一行以后才会有title提示,标题是实现优惠券的技巧-2021-03
ggyyjavascript
·
2023-06-17 13:14
css
css
前端
html
组合逻辑电路设计---多路选择器
中条件运算符(三目运算符)实现方法:(2)always语句块中使用if-else实现方法:(3)always语句块中使用case语句的方法:4.4、仿真验证4.4.1、编写TB文件4.4.2、仿真验证5、
RTL
OliverH-yishuihan
·
2023-06-17 05:25
fpga开发
硬件工程
dsp开发
算法
【FPGA零基础学习之旅#6】ip核基础知识之计数器
❤️目录-ip核基础知识之计数器一、效果演示二、ip核创建流程三、四位计数器仿真与分析四、计数器级联与仿真一、效果演示LPM_COUNTERIP核的
RTL
视图:IP核计数器级联的
RTL
视图:
小夏与酒
·
2023-06-16 14:32
FPGA学习之旅
fpga开发
学习
tcp/ip
ip核创建
级联操作
【手撕代码】同步 FIFO、LIFO/Stack
在这篇文章中,展示了一个简单的
RTL
同步FIFO,可以直接在自己的设计中配置和使用它,该设计是完全可综合的。为什么要自己设计FIFO那么,为什么呢?
碎碎思
·
2023-06-15 21:36
fpga开发
使用FPGA驱动GS2972(3G-SDI模式)外同步(HSYNC VSYNC DE)或内(BT1120)同步输出彩条调试
GS2972视频输出调试一、外同步模式1.1GS2972的硬件初始化1.2GS2972的驱动时序1.3GS2972的驱动
RTL
代码1.4GS2972输出彩条1.5GS2972驱动易出bug二、数据内嵌同步模式
qq_742875810
·
2023-06-13 22:24
fpga
fpga开发
视频编解码
STM32驱动Realtek
RTL
8189ES WiFi模块读取MAC地址并下载固件
pwd=ftxdWi-Fi模块电源引脚的连接方法:【
RTL
8189ES读取片内MAC地址的代码】/*显示WiFi模块参数信息*/voidWiFi_ShowInfo(void){uint32_ttemp32
巨大八爪鱼
·
2023-06-13 10:35
STM32
stm32
单片机
wifi
realtek
rtl8189
HP DA1023电脑 Hackintosh 黑苹果efi引导文件
8GB2400MHzDDR4.已驱动硬盘SamsungSSD980250GB(macOS)已驱动显卡IntelUHDGraphics620已驱动声卡RealtekALC236(layout-id:3or14)已驱动网卡
RTL
8
黑果魏叔
·
2023-06-12 20:02
电脑
黑苹果efi引导文件
黑苹果
efi
FPGA实现简易的自动售货机模型
文章目录前言一、系统设计1、模块框图2、状态机框图3、
RTL
视图二、源码1.蜂鸣器驱动模块2.按键消抖模块3、PWM模块4、sale_goods模块(状态机部分)5、数码管驱动模块6、Sales(顶层模块
混子王江江
·
2023-06-12 11:28
FPGA
fpga开发
【IC设计】Synopsys数字IC设计流程
文章目录数字IC设计流程前端设计
RTL
编写和HDL仿真逻辑综合门级仿真形式化验证后端设计数据准备setmw_phys_refs*setlink_library*数据准备(SDC)数据准备(RCTechfile
农民真快落
·
2023-06-12 00:30
ic设计
IC设计
verilog
Synopsys
ICC
Ubuntu20.04 系统安装USB无线网卡 TL-WDN5200免驱版 安转失败不显示WiFi的一种解决方案
项目场景:Ubuntu20.04TL-WDN5200免驱版芯片应该是
RTL
8811CU驱动地址:LinuxDriverforUSBWiFiAdaptersthatarebasedontheRTL8811CU
McQueen_Zero
·
2023-06-11 18:46
Ubuntu
ubuntu
linux
Low Power
RTL
设计优化(转载)
工艺的提升带来的收益可能远比
RTL
深度优化高,如TSMC40LPvsTSMC28HPC+,后者基本上比
airland
·
2023-06-11 14:43
【FPGA实验】基于DE2-115平台的数码管实验1
文章目录一.实验任务二.闪烁数码管①设计1s计时器模块②设计数码管模块③设计顶层模块④查看
RTL
门级电路⑤硬件测试三.循环显示的“HELLO”①设计计数器模块②设计数码管显示模块③设计顶层模块④查看
RTL
机智的橙子
·
2023-06-11 11:41
FPGA
fpga开发
单片机
嵌入式硬件
【HISI IC萌新虚拟项目】spt_core
RTL
代码与spt代码
modulespt_core(inputclk_100m,inputrst_spt_n,outputregspt_cpuif_head_err,outputregspt_cpuif_tail_err,outputregspt_cpuif_short_pkt,outputregspt_cpuif_long_pkt,outputregspt_cpuif_ok_pkt,inputvid_in,input
尼德兰的喵
·
2023-06-11 07:50
ICer萌新入职虚拟项目
尼德兰的喵全内容专栏
verilog
芯片
uvm
verification
IC
我用ChatGPT写了一个简单的Python自动化测试脚本
0前言有时候因为要跑很多
rtl
的仿真,而现有的资源比较有限,每次都需要等一批
rtl
仿真结束后,才可以执行下一批,尤其是碰到最末的时候,一批
rtl
仿真结束,要是在打开电脑去run下一批,确实挺不方便的一度想着要是有个脚本就好了
行走的BUG永动机
·
2023-06-11 05:19
语言学习
python
chatgpt
开发语言
pullup和pulldown在verilog中的使用方法
0前言这段时间涉及到了IO-PAD,在IO-PAD的
RTL
的时候注意到了pullup和pulldown,对这个知识比较好奇,就研究了一下,顺便记录下来,IO-PAD的内容等我再研究研究再考虑记录吧>_NMOS
行走的BUG永动机
·
2023-06-11 05:49
IC学习
IC
数字IC
Ubuntu中利用aircrack-ng和Wireshark抓空口包
系统:Ubuntu20.04网卡:
RTL
8188CUSUSB网卡工具安装sudoapt-getinstallaircrack-ngsudoadd-apt-repositoryppa:wireshark-dev
玉石俱焚ing
·
2023-06-11 01:19
WIFI
ubuntu
wireshark
linux
WiFi、蓝牙以及双WiFi流程
目录1、
RTL
8812AU驱动移植步骤1.1驱动包目录介绍1.2driver目录介绍编辑1.3移植步骤2、Android平台的移植2.1Android系统上驱动ko的存放路径2.2编译Android系统的时候
奔跑吧撸码兄弟
·
2023-06-10 23:17
Android系统
WIFI
大数据
上一页
8
9
10
11
12
13
14
15
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他