SDRAM 第3页

【VPX630】青翼基于KU115 FPGA+C6678 DSP的6U VPX通用超宽带实时信号处理平台

该平台的主处理器XCKU115外挂两组72位DDR4SDRAM，来实现超大容量数据缓存，数据缓存

北京青翼科技·2023-10-30 13:08

【树莓派4B为例的树莓派接口认识】

1：SOC芯片树莓派采用博通（Broadcom）BCM2711芯片作为SOC芯片，芯片上集成了CPU、GPU、DSP及SDRAM内存等，其中CPU和GPU共享内存，可以在系统中手工修改内存占比。

皮皮痒·2023-10-29 12:16

x210项目重新回顾之十五copyFromSDtoDDR和重定位

.=0x23E00000;(代码将来要运行的位置).text:{start.osdram_init.o*(.text)}.data:{*(.data)}bss_start=.;.bss:{*(.bs

嵇康·2023-10-29 05:54

x210项目重新回顾之八自己写启动代码

这是对朱老师x210裸机课程补充:视频链接：朱老师x210课程补充--拷贝bootload从SD卡到ddr_哔哩哔哩_bilibili1.前半部分为代码重定位到内存代码在news5pv210/noOS/sdram_relocateatmaster

嵇康·2023-10-29 05:24

FPGA学习笔记_SDRAM_概述

FPGA学习笔记SDRAM概述1.SDRAM简介2.SDRAM存取原理3.SDRAM特性1.SDRAM简介SDRAM，同步动态随机存储器（SynchronousDynamicRandomAccessMemory

GloriaHuo·2023-10-27 12:31

SDRAM学习笔记（MT48LC16M16A2，w9812g6kh）

一、基本知识SDRAM:即同步动态随机存储器（SynchronousDynamicRandomAccessMemory）,同步是指其时钟频率与对应控制器（CPU/FPGA）的系统时钟频率相同，并且内部命令的发送与数据传输都是以该时钟为基准

little ur baby·2023-10-27 12:24

【VPX302】基于3U VPX总线架构的高性能数据预处理平台

板载1组独立的72位DDR4SDRAM大容量缓存。该板卡通过搭载不同的F

北京青翼科技·2023-10-27 05:34

香蕉派 Banana PI BPI-R64开源路由器，MTK MT7622 64位开发板

香蕉派BPI-R64开源路由器，采用MTKMT762264位芯片方案设计主要功能：1,MediaTekMT7622,1.35GHZ64bitdual-coreARMCortex-A532,1GDDR3SDRAM3

Wendy_BananaPi·2023-10-26 02:06

LVGL - 在STM32上的移植

一、硬件平台本次移植选用的是正点原子的APOLLO开发板，MCU为STM32F429IG，1M的内部FLASH，256K的SRAM，并且板载了一颗32M的SDRAM。

不愿透露姓氏的国先生·2023-10-23 15:47

XIlinx提供的DDR3 IP与 UG586

DDR系统需要关注的三样东西：控制器、PHY、SDRAM颗粒，但这是实现一个DDR3IP所需要的，如果只希望调用IP的话，则只需要调用IP即可，目前时间紧急，我先学一学如何使用IP，解决卡脖子的问题，自研日后再说

NoNoUnknow·2023-10-23 14:09

手把手带你实现SDRAM控制器（带Verilog代码）

上篇博客，我们了解了SDRAM的控制命令以及寻址方式，SDRAM芯片需要配合专门的控制电路使用才能发挥功能，这一节我们将一步步分析，使用Verilog搭建一个SDRAM驱动控制器。

背影疾风·2023-10-23 02:23

SDRAM初始化操作

FPGA中的SDRAM有缓存容量大的特点，在本篇博客中，将重点介绍SDRAM的初始化操作。首先看下面初始化的时序图可知初始化SDRSAM需要如下操作。

IC2ICU·2023-10-23 02:52

KU FPGA DDR4 SDRAM仿真/板卡测试

目录前言1经验总结1.1总结1：1.2总结2：1.3总结3：1.4总结4：DDR4MIG时钟1.5总结5：DDR4SDRAM芯片与FPGA管脚绑定2、vivado工程文件夹结构2.1、新建vivado工程时的文件夹结构

工作使我快乐·2023-10-23 02:51

02-SDRAM：自动刷新

SDRAM自动刷新模块cnt_7:自动刷新是周期性的，因此需要时钟去重复计数，计满后就可以发出自动刷新请求信号给仲裁模块（依赖init_end，计满清零）auto_ref_req：传给仲裁模块的自动刷新请求信号

崽崽今天要早睡·2023-10-23 02:19

FPGA读写DDR3

DDR3是一种内存规格，它是SDRAM家族的内存产品。DDR3之前的产品有DDR和DDR2。DDR（DoubleDataRate）是双倍速率同步动态随机存储器，严格的说DDR应该叫DDRSDRAM。

csdnqiang·2023-10-23 02:19

FPGA之SDRAM的学习

我调试中遇到的问题：1：SDRAM初始化，在modelsim仿真时，SDRAM仿真模型例化是例化在仿真文件sdram_init.vt里的。

fflanfj·2023-10-23 02:48

FPGA project ： sdram

sdram读写控制器实验目标：设计并实现一个SDRAM数据读写控制器，使用PC机通过串口向SDRAM写入10字节数据，并将写入的10字节数据读出，通过串口回传至PC机，在串口助手上位机上打印显示回传数据

warrior_L_2023·2023-10-23 02:46

FPGA驱动SDRAM

文章目录一.SDRAM简介（手册分析）1.1存储空间1.2特征1.3引脚1.4内部结构1.5需要关注的一些时间1.6模式寄存器1.7命令真值表二.时序分析（手册分析）2.1Avalon时序2.2行激活时序

Álegg xy.·2023-10-22 04:22

存储器~Zynq book第九章

DRAMSRAMCacheSDRAMSDRAM学习与实现串口传图-CSDN博客DDR3

NoNoUnknow·2023-10-21 19:53

【PXIE301-211】基于PXIE总线的16路并行LVDS数据采集、4路低速、2路隔离RS422数据处理平台

板载1组64位的DDR3SDRAM用作数据缓存。板卡具有1个FMC（HPC）接口，通过扣上FMC子卡，来实现各种接口。FMC子卡卡通过高速连接器与FP

北京青翼科技·2023-10-20 00:41

【PXIE301-211】青翼科技基于PXIE总线的16路并行LVDS数据采集、1路光纤数据收发处理平台

板载1组64位的DDR3SDRAM用作数据缓存。板卡具有1个FMC（HPC）接口，通过扣上FMC子卡，来实现各种接口。FMC子卡上具有16路LVDS数据采集和1路光纤收发均。FMC

北京青翼科技·2023-10-20 00:39

Xilinx DDR4 MIG 的调试

参考文件：pg150.下载地址pg150-ultrascale-memory-ip.pdf•查看器•AMD自适应计算文档门户(xilinx.com)DDR4介绍DDR4，即第四代双倍数据率同步动态随机存储器SDRAM

爱漂流的易子·2023-10-19 19:11

华为硬件工程师社招机考题库_华为电子软硬件工程师招聘笔试题

华为面题(硬件)全都是几本模电数电信号单片机题目1.用与非门等设计全加法器2.给出两个门电路让你分析异同3.名词:sram,ssram,sdram4.信号与系统:在时域与频域关系5.信号与系统:和4题差不多

费米子父·2023-10-19 00:55

20.2 FMC驱动SDRAM的时序初始化实现及内存测试

继续上一篇的话题，写到SDRAM通过CubeMx配置后，在工程代码编写时直接引用的是我事先写好的时序初始化、内存测试文件，而未对其进行详细的解释，所以本篇文章就来娓娓道来。

@残梦·2023-10-18 18:58

FPGA 调试问题

最近做一个项目遇到的一些问题：1、SDRAM通讯SDRAM通讯模块在以前调试使用过全部正常但是在加入这个工程以后出现如下情况：工程在加入reveal以后工作正常，如果不加入reveal文件SDRAM数据就有一部分不正确

你来吻·2023-10-18 11:44

【TES720D】青翼科技基于复旦微的FMQL20S400全国产化ARM核心模块

核心板上布了DDR3SDRAM、E

北京青翼科技·2023-10-17 06:55

【TES745D】基于复旦微的FMQL45T900 全国产化ARM 核心模块（100%国产化）方案设计中文资料

核心板上分布了DDR3SDRAM、EMMC、SPIFLASH、以太网PHY芯

北京青翼科技·2023-10-17 06:24

【TES710D】基于复旦微的FMQL10S400全国产化ARM核心模块

核心板上布了DDR3SDRAM、E

北京青翼科技·2023-10-17 06:24

内存带宽测试与AVX指令集读写内存

先容我从DDR的技术说起，DDR采用时钟脉冲上升、下降沿各传一次数据，1个时钟信号可以传输2倍于SDRAM的数据，所以又称为双倍速率SDRAM。它的倍增系数就是2。

百里杨·2023-10-16 14:18

LVGL V8.3.5使用双缓冲闪屏

第3种缓冲方式由于要使用大量的内存，所以缓冲数组要使用__attribute__((section(".SDRAM1")))这种类似的方式存放到片上SDRAM中，如果没有大内存（2Mbyte及以上）的片上

今夕昨夕·2023-10-15 01:04

【PCIE732】基于Kintex UltraScale系列FPGA的2路40G光纤通道适配器（5GByte/s带宽）

板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，板载2组独立的72位DDR4SDRAM大容量缓存。板卡具有1个RJ45千兆以太网口以及若干IO信号。

北京青翼科技·2023-10-14 02:15

20.1CubeMx配置FMC控制SDRAM【W9825G6KH-6】

本文使用stm32h723zgt6的fmc驱动sdram，实现内存扩展sdram型号W9825G6KH-6原理图：MCU引脚与SDRAM对应关系引脚说明：SDRAM引脚：DQ[15:0]:数据线；数据位宽

@残梦·2023-10-14 02:13

【DRAM存储器十五】DDR介绍-关键技术之DLL和prefetch

个人主页：highman110作者简介：一名硬件工程师，持续学习，不断记录，保持思考，输出干货内容参考资料：《镁光DDR数据手册》目录DLL预取DDRSDRAM的几个新增时序参数解析DLLDLL，延迟锁相环

highman110·2023-10-13 19:13

PCIE基础知识-3

PCIE三种传输方式：IO中断，DMA，peertopeer中断：PCI设备需要向内存（SDRAM）中写入一些数据，该PCI设备会向CPU请求一个中断，然后CPU首先先通过PCI总线把该PCI设备的数据读取到

yy_hear·2023-10-11 16:34

【TES720D】基于复旦微的FMQL20S400全国产化ARM核心模块

核心板上布了DDR3SDRAM、EMMC、

北京青翼科技·2023-10-11 13:40

十、uboot 代码流程分析---run_main_loop

调用board_init_r，传入全局GD和SDRAM中的目的地址gd->rellocaddr1voidboard_init_r(gd_t*new_gd,ulongdest_addr)2{3/*4*Setupthenewglobaldatapointer.Sofaronlyx86doesthis5

dongbipi3785·2023-10-10 02:09

U-Boot启动第二阶段代码分析

(nandflash启动，把nand的4k代码考到sram中，因为nand没址线，不能映射到内存，所以通过sram进行过度，sram中4k代码把整个uboot拷贝到sdram上，初始化好堆栈，为c语言提供条件

空气中的告白·2023-10-09 18:36

U-Boot启动第二阶段代码

(nandflash启动，把nand的4k代码考到sram中，因为nand没址线，不能映射到内存，所以通过sram进行过度，sram中4k代码把整个uboot拷贝到sdram上，初始化好堆栈，为c语言提供条件

Yang-Zheng·2023-10-09 18:05

紫光 DDR3 IP核调试

紫光的SDRAMIP核为HMIC_HIP。

会飞的珠珠侠·2023-10-09 12:27

基于Xilinx UltraScale+ MPSOC（ZU9EG/ZU15EG）的高性能PCIe数据预处理平台

PS端外挂1组72位DDR4SDRAM大容量缓存，PL端外挂2组32位的

北京青翼科技·2023-10-08 22:55

基于复旦微JFM7K325T FPGA的高性能PCIe总线数据预处理载板（100%国产化）

板卡具有1个FMC（HPC）接口，1路PCIex8主机接口，板载1组64位DDR3SDRAM大容量缓存、板卡支持1路1000BASE-T千兆以太网接口、板卡支持4路RS422接口，支持GPIO输入与输出

北京青翼科技·2023-10-08 22:23

【DRAM存储器十一】SDRAM介绍-各类读操作详解，附带解释了几个重要时序参数

个人主页：highman110作者简介：一名硬件工程师，持续学习，不断记录，保持思考，输出干货内容参考资料：《镁光SDRAM数据手册》、《PCSDRAMspecification》目录读操作ConsecutiveREADBurstsRandomREADAccessesReadTerminatedByReadReadTerminatedByWriteReadTerminatedByPrecharge

highman110·2023-10-07 10:44

嵌入式系统硬件构成-嵌入式系统硬件体系结构

嵌入式系统核心板组成嵌入式系统硬件平台结构主要分为2大部分：一部分为系统主板，为嵌入式最小系统，包括ARMCPU、flash存储器、SDRAM、串口、键盘等最基本部分，如上所示。

咸鱼弟·2023-10-05 05:01

STM32F429基于TouchGFX进行简单控制LED和显示ADC值

所需软件：CubeMXKEILMDKARMTouchGFX首先配置外部时钟配置时钟树，设置180MHZ使能GPIO口如下，其中PA0用于LED配置ADC通道定时器TIM8触发配置FMC和SDRAM,参数固定使能

也无风雨也无晴-·2023-10-05 02:22

altera FPGA 程序固化命令

alteraFPGA程序固化命令一、命令解析1）sof文件转为flash文件的命令：qsys_sdram.sof为sof文件名称，hwimage.flash为生成的flash名称，针对不同的工程只需要更改这两个地方就可以

@晓凡·2023-10-03 05:28

移植uboot-分析uboot启动流程(详解)

为管理模式2)关看门狗3)关中断4）设置时钟频率5)关mmu,初始化各个bank6)进入board_init_f()函数(初始化定时器,GPIO,串口等,划分内存区域)7)重定位复制uboot,然后修改SDRAM

一口Linux·2023-10-03 02:26

【DRAM存储器八】SDRAM介绍-part2

个人主页：highman110作者简介：一名硬件工程师，持续学习，不断记录，保持思考，输出干货内容参考资料：《镁光SDRAM数据手册》、《PCSDRAMspecification》目录SDRAM基本功能介绍命令真值表模式寄存器上电和初始化

highman110·2023-09-30 00:03

【DRAM存储器七】SDRAM介绍-part1

个人主页：highman110作者简介：一名硬件工程师，持续学习，不断记录，保持思考，输出干货内容参考资料：《镁光SDRAM数据手册》、《PCSDRAMspecification》目录SDRAM芯片引脚与封装

highman110·2023-09-30 00:32

【PCIE702-1】基于Kintex UltraScale系列FPGA的高性能PCIe总线数据预处理载板

板卡具有1个FMC+（HPC）接口，1路PCIex8主机接口，板载2组独立的72位DDR4SDRAM大容量缓存。

北京青翼科技·2023-09-25 14:15

DDR模块电路的PCB设计建议

DDR电路简介RK3588DDR控制器接口支持JEDECSDRAM标准接口，原理电路16位数据信号如图8-1所示，地址、控制信号如图8-2所示，电源信号如图8-3所示。

凡亿教育·2023-09-25 08:02

推荐频道

SDRAM

【VPX630】青翼 基于KU115 FPGA+C6678 DSP的6U VPX通用超宽带实时信号处理平台