E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog代码规范
「
Verilog
学习笔记」序列检测器（Moore型）
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduledet_moore(inputclk,inputrst_n,inputdin
KS〔学IC版〕
·
2023-12-31 07:38
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」十六进制计数器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulecounter_16(inputclk,inputrst_n,outputreg
KS〔学IC版〕
·
2023-12-31 07:08
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」 脉冲同步器（快到慢）
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale100ps/100psmodulepulse_detect(inputclka,inputclkb
KS〔学IC版〕
·
2023-12-31 07:34
Verilog学习笔记
学习
笔记
Verilog
面向对象总结
面向对象总结：面向对象的3大特征：封装、继承、多态定义类的总结：0-有多种选择的时候，进入公司后，可能每个小组的编程风格不一样，根据小组风格调整，一般会有
代码规范
1-类的命名：大驼峰命名法。
小希 fighting
·
2023-12-31 05:11
python
利用fpga(
verilog
)实现SPI-flash芯片全擦除实验
最近在学习spi协议，看了看野火的视频，感觉野火的代码是一坨大便，寄存器太多了，看的眼花缭乱。跟着野火的波形图做了一遍，仿真正确但是上板没成功。看了看师兄的代码，然后自己又换了一种方法实现全擦除。最后上板成功，各位大佬有更好的见解可以和我交流，代码如下：//-----------------------------------------------------------------------
守雲开见月明
·
2023-12-31 04:58
fpga开发
利用FPGA（
verilog
）实现SPI-FLASH芯片扇区擦除
一.M25P16flash芯片介绍本设计使用了M25P16flash芯片，它拥有16Mbit的空间。M25P16flash芯片有32个扇区，每个扇区有256页，每页有256个位空间。32*256*256=2097152=16M。因此它的地址有24位。它的各扇区地址如下表。二.扇区擦除原理扇区擦除（SE）指令可以按照扇区擦除Flash。和块擦除不同的是，扇区擦除是要指定扇区地址，扇区擦除前也需要发送
守雲开见月明
·
2023-12-31 04:58
fpga开发
听GPT 讲Rust源代码--src/tools(38)
Clippy是一个Rust代码的静态分析工具，用于提供各种有用的
代码规范
、编码建议和代码改进的建议。具体来说，lib.rs文件定
techdashen
·
2023-12-31 02:39
后端
22 UVM Callbacks
请参阅System
Verilog
callback-VLSIVerify以更好地理解。UVM中的phasing机制就是回调的一个简单示例。
小邦是名小ICer
·
2023-12-31 01:09
UVM
vlsiverify_uvm
Golang学习第二天
，转义字符\t:一个制表单位，实现对齐功能\r:就是先把前面的输出再输出后面的，把前面的覆盖\:转义字符，让一些字符冲突变得合理二，go语言里面的注释（comment）行注释：//块注释：/**/三，
代码规范
熊熊危机
·
2023-12-31 01:36
学习
iOS 从0到1搭建高可用App框架
以前接手过许多“烂代码”，架构松散，底层混乱，缺少规范，导致团队开发时代码风格迥异，清晰的项目结构和良好的
代码规范
是保证产品质量的关键，下面分享一下我的架构思路。
yoku酱
·
2023-12-30 21:23
webstorm配置eslint一键格式化代码
安装eslint插件：npminstall--save-deveslint-config-vueeslint-plugin-vue创建eslintrc.js文件，添加相关
代码规范
（根据自己喜好进行调整）
椒盐大肥猫
·
2023-12-30 18:21
webstorm
webstorm
vue.js
ide
Verilog
inout 端口使用和仿真
inout端口是
Verilog
中一种特殊的端口类型，它可以实现双向的数据传输，既可以作为输入，也可以作为输出。inout端口通常用于实现管脚复用、三态缓冲器、总线驱动等功能。
飞多学堂
·
2023-12-30 16:33
FPGA
fpga开发
vivado-vscode 新手使用说明 -
verilog
vscode常用插件下图所示为常用插件，可根据需要安装vscode生成例化/testbench文件安装插件
verilog
-testbe
swang_shan
·
2023-12-30 16:48
Vivado
vscode
fpga开发
ide
Verilog
HDL 初步学习
Verilog
HDL初步学习程序模块结构1.模块端口定义2.模块内容i/o说明，信号类型说明，功能描述模块端口定义用来声明设计电路模块输入输出端口module模块名（端口1，端口2.，。。。）
为暗香来
·
2023-12-30 10:52
基于Cesium原生方法在项目上的一些使用
多加注释这种个人喜好的
代码规范
就不在这篇文章的讨论范围内了。一、新建数据集datasource来管理entity1.我们该如何存储Entity对象，让我们更方便的找到它前同事，在项目最喜欢用数组了。
GhostPaints
·
2023-12-30 06:38
Cesium
GIS
javascript
开发语言
计算机专业校招常见面试题目总结
八股：java开发、测试、测开岗位Java技术栈：Java基础、JVM、数据结构、操作系统、计算机网络、数据库SQL
代码规范
、Linux、Spring、SpringMVC、SpringBoot、Mybaits
代码小轩
·
2023-12-30 02:18
面试
职场和发展
开源
verilog
模拟 i
verilog
verilator +gtkwave仿真及一点区别
开源的i
verilog
verilator和商业软件动不动几G几十G相比，体积小的几乎可以忽略不计。两个都比较好用，各有优势。i
verilog
兼容性好。verilator速度快。
yvee
·
2023-12-30 01:58
fpga开发
Java开发日记 2 常量定义和
代码规范
前言现代软件行业的高速发展对开发者的综合素质要求越来越高，因为不仅是编程知识点，其它维度的知识点也会影响到软件的最终交付质量。比如：五花八门的错误码人为地增加排查问题的难度；数据库的表结构和索引设计缺陷带来的系统架构缺陷或性能风险；工程结构混乱导致后续项目维护艰难；没有鉴权的漏洞代码易被黑客攻击等等。所以本笔记以Java开发者为中心视角另外，重要性依次分为【强制】、【推荐】、【参考】三大类。在延伸
牛马程序员
·
2023-12-30 00:00
Java开发日记
java
代码规范
开发语言
学习方法
【路科V0】system
Verilog
基础5——数组声明与数组操作
数组声明非组合型（unpacked）特点：消耗更多的存储空间，但是更易于查找元素对于
Verilog
，数组经常会被用来做数据存储，例如reg[15:0]RAM[0:4095];//存储数组SV将
Verilog
桐桐花
·
2023-12-29 21:10
数字验证
数字验证
systemVerilog
TPRI-DMP平台介绍
提供TPRI-DMP平台主数据管理、业务系统开发与运行、应用资源管理与运维监控等功能，具备应用弹性伸缩、承载大规模并发、持续开发与集成的能力；制定统一的平台开发规范和流程，实现业务系统
代码规范
管理，实现集成
ashou706
·
2023-12-29 04:19
java
数据结构
java
docker
gitlab
git
vue.js
node.js
架构
品优购-day01笔记-
代码规范
&品优购项目准备工作&首页初步
typora-copy-images-to:media第01阶段.WEB基础：品优购-day01笔记-
代码规范
&品优购项目准备工作&首页初步学习目标能会引入ico图标能简单看懂网站优化的三大标签能使用字体图标
function_road
·
2023-12-29 04:10
html
css
html
web开发
代码规范
和类的命名规范（pink老师笔记——品学优购项目）
代码规范
1.概述欢迎使用品优购
代码规范
，这个是我借鉴京东前端
代码规范
，组织的品优购内部规范。旨在增强团队开发协作、提高代码质量和打造开发基石的编码规范，以下规范是团队基本约定的内容，必须严格遵循。
芒果水蜜桃
·
2023-12-29 04:39
前端学习笔记
web前端练手项目
前端
css
html
鸿蒙APP的
代码规范
鸿蒙APP的
代码规范
是为了确保代码质量、可读性和可维护性而定义的一系列规则和标准。以下是一些建议的鸿蒙APP
代码规范
，希望对大家有所帮助。
super_Dev_OP
·
2023-12-29 02:45
harmonyos
代码规范
华为
Verilog
中`define、parameter、localparam三者的区别及举例
1、概述define：作用->常用于定义常量可以跨模块、跨文件;范围->整个工程;parameter：作用->常用于模块间参数传递;范围->本module内有效的定义;localparam作用->常用于状态机的参数定义;范围->本module内有效的定义，不可用于参数传递2、应用举例(1)define概念：可以跨模块的定义，写在模块名称上面，在整个设计工程都有效。一旦define指令被编译，其在整
小生不是书呆子
·
2023-12-29 01:34
FPGA
fpga/cpld
经验分享
其他
FPGA - 231227 - 5CSEMA5F31C6 - 电子万年历
TAG-FPGA、5CSEMA5F31C6、电子万年历、
Verilog
FPGA、5CSEMA5F31C6、电子万年历、
Verilog
FPGA、5CSEMA5F31C6、电子万年历、
Verilog
顶层模块
乐意奥AI
·
2023-12-29 01:58
FPGA
fpga
verilog
rs232串口模块
前面发了个发送模块，这次补齐，完整。串口计数器，波特率适配uart_clk.vmoduleuart_clk(inputwireclk,inputwirerst_n,inputwiretx_clk_en,inputwirerx_clk_en,inputwire[1:0]baud_sel,outputwiretx_clk,outputwirerx_clk);localparamOSC=50_000_0
yvee
·
2023-12-29 00:08
fpga开发
FPGA-
Verilog
仿真可视化
DigitalJS是一个基于JavaScript实现的开源数字电路模拟器，旨在模拟由硬件设计工具（如Yosys）合成的电路。由弗罗茨瓦夫大学的MarekMaterzok开发，源文件托管于Github上。DigitalJS的开源网址如下：https://github.com/tilk/digitaljs下面这个网址：http://digitaljs.tilk.eu/，提供了一个DigitalJS的在
ltqshs
·
2023-12-28 19:44
FPGA
fpga开发
【前端提效】-- VsCode 实用插件推荐
EditorConfigforVSCode*****作用：多人协同开发，规范缩进风格，缩进大小，tab长度以及字符集等，解决不同IDE的编码范设置，在这里配置（.editorconfig）的
代码规范
规则优先级高于编辑器默认的代码格式化规则
野生松
·
2023-12-28 14:17
前端
代码规范
-代码注释，及注释辅助工具
文章目录
代码规范
-代码注释，及注释辅助工具1.常见代码块注释提示标签2.JSDoc3.注释格式参考：https://knightyun.github.io/2020/03/13/js-comment-format
清风细雨_林木木
·
2023-12-28 09:04
html
iOS
代码规范
1.指导原则【原则1】首先是为人编写程序，其次才是计算机。说明:这是软件开发的基本要点，软件的生命周期贯穿产品的开发、测试、生产、用户使用、版本升级和后期维护等长期过程，只有易读、易维护的软件代码才具有生命力。【原则2】保持代码的简明清晰，避免过分的编程技巧。说明:简单是最美。保持代码的简单化是软件工程化的基本要求。不要过分追求技巧，否则会降低程序的可读性。【原则3】编程时首先达到正确性，其次考虑
半夏半暖半倾城灬
·
2023-12-27 23:50
Verilog
置换处理脚本
文章目录一、介绍二、脚本一、介绍在
Verilog
中的置换处理，为将一个数据的数据位按照某种规则进行重新排列。
暴风雨中的白杨
·
2023-12-27 23:58
脚本工具
python
verilog
Verilog
系统任务$random
一、系统任务$random$random是
Verilog
提供的一个随机数生成系统任务，调用该任务后，将会返回一个32bit的integer类型的有符号的值。
暴风雨中的白杨
·
2023-12-27 23:58
FPGA
FPGA
Verilog
数字逻辑实验之BCD码转余三码
【实验目的】掌握组合逻辑电路的设计方法；熟悉Vivado2014集成开发环境和
Verilog
编程语言；掌握BCD码转余三码电路的设计与实现。【实验环境】FPGA虚拟仿真平台。
飞扬2024
·
2023-12-27 23:44
数字逻辑
fpga开发
算法
经验分享
逻辑回归
数字逻辑实验之利用D触发器，设计并实现三位扭环计数器
【实验要求】：采用Moore（摩尔型）电路，利用D触发器，设计并实现三位扭环计数器并用
Verilog
编程语言写出其代码。
飞扬2024
·
2023-12-27 23:13
数字逻辑
fpga开发
算法
经验分享
数字逻辑实验之一位全加器的设计与实现
【实验目的】掌握组合逻辑电路的设计方法；熟悉Vivado2014集成开发环境和
Verilog
编程语言，掌握1位半加器电路的设计与实现。
飞扬2024
·
2023-12-27 23:13
数字逻辑
算法
经验分享
「
Verilog
学习笔记」超前进位加法器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网超前进位加法器的实质是：对于输出的每一位Si其实都可以用Si=Ai^Bi^Cin来表示我们需要做的只是判断加法结果的最高位该取几例如本题中输入的两个数
KS〔学IC版〕
·
2023-12-27 18:59
Verilog学习笔记
学习
笔记
fpga开发
Verilog
「
Verilog
学习笔记」状态机与时钟分频
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网状态机写法`timescale1ns/1nsmodulehuawei7(inputwireclk,inputwirerst
KS〔学IC版〕
·
2023-12-27 18:29
Verilog学习笔记
学习
笔记
fpga开发
Verilog
Verilog
HDL 行为级建模: 单片机设计
在单片机设计中，
Verilog
HDL（HardwareDescriptionLanguage）被广泛用于行为级建模，以描述和验证单片机的功能和行为。本文将介绍如何使用
Verilog
HDL
UoEmacs_Lisp
·
2023-12-27 11:13
单片机
fpga开发
mongodb
Verilog
HDL基础语法规则与单片机
Verilog
HDL是一种硬件描述语言，常用于设计和模拟数字电路。在本文中，我们将探讨
Verilog
HDL的基本语法规则，并结合单片机的实例来演示其应用。
UoEmacs_Lisp
·
2023-12-27 11:12
单片机
fpga开发
嵌入式硬件
【System
Verilog
】 $cast动态强制类型转换
前言会经常用到$cast，但因为一直没理解透彻，每次使用都得现找内容再消化。今天自己重新总结整理一下。强制类型转换我们可以使用强制类型转换操作符（'）来改变一个表达式的数据类型。需要进行强制类型转换的表达式必须包含在圆括号内，或者必须包含在串联或复制花括号内，并且它们必须是自决的。int'(2.0*3.0);shortint'{8'hFA,8'hCE};如果将一个正的十进制数作为数据类型，那么这意
小邦是名小ICer
·
2023-12-27 07:26
SV
开发语言
【System
Verilog
】SV 数据操作及数制转换（atohex）
记录几个比较常用的数据/字符串操作函数字符串函数：len（）functionintlen()：str.len()返回字符串的长度，也就是字符串中字符的数目（不包括任何终结字符）。如果str是""，那么str.len()返回0。putc()taskputc(inti,strings)taskputc(inti,bytec)str.putc(i,c)将str中的第i个字符替换成指定的integral值
小邦是名小ICer
·
2023-12-27 07:56
SV
开发语言
【VCS】VCS 常用参数总结
在代码中使用了`ifdef编译指令2+mindelays器件延时使用sdf文件中的最小值(sdf文件中的时序(min:typ:max))3+maxdelays器件延时使用sdf文件中的最大值4–v导入库文件的
verilog
小邦是名小ICer
·
2023-12-27 07:56
开发语言
Quartus prim实现模块化电路设计，生成子电路元件并在Block Diagram File中调用的解决方案（关于FPGA的复杂工程设计的相关博客都会采用此方法）
新建工程新建BlockDiagramFile保存为顶层文件新建
Verilog
HDLFile文件(用来编写子模块电路代码)保存文件并命名文件调用元件设置端口属性
致力于研究如何把螺丝拧紧问题的资深专家
·
2023-12-26 23:33
FPGA
数据库
fpga开发
开发语言
基于Quartus Prime平台从新建工程开始以
verilog
HDL File保存为顶层文件并采用例化模块的设计方法，RTL Viewer、Sgnal Tap Logic Analyzer的使用
一、顶层文件的建立会建工程的读者可以跳过子目录新建工程新建工程注意存储地址以及文件名不能出现中文（电脑用户名是中文且喜欢把文件放在桌面的可以注意一下这个地方）然后一直next，直到：也可以点击Finish把新建文件保存为顶层文件在弹出的：另存为窗口中，默认给出的名字，点击保存顶层文件编写例化模块代码的基础语法二、RTLViewer的使用可以通过RTLViewer查看模块间的连接情况以及各个端口的数
致力于研究如何把螺丝拧紧问题的资深专家
·
2023-12-26 23:02
fpga开发
Verilog
-程序设计语句-三种建模方式
程序设计语句数据流建模显式连续赋值语句：;assign#=Assignmentexpression;隐式连续赋值语句：#=assignmentexpression；ps.wire(strong0,weak1)[3:0]#(2,1,3)w=(a^b)&(m^n);//对于变量w：赋“0”值时的驱动强度较强，为strong：赋“1”值时的驱动强度较弱，为weak。比如，当0和1共同驱动变量w时，由于0
JoYER_cc
·
2023-12-26 21:35
fpga
学习
SaaS医院信息化云his系统源码带电子病历+LIS系统
一、系统概述•采用主流成熟技术，软件结构简洁、
代码规范
易阅读，SaaS应用，全浏览器访问前后端分离，多服务协同，服务可拆分，功能易扩展；•支持多样化灵活配置，提取大量公共参数，无需修改代码即可满足不同客户需求
源码技术栈
·
2023-12-26 19:06
云HIS系统源码
源码
医院信息系统
java
云HIS
HIS
基层健康云
在system
verilog
中使用断言（assert）进行复位检查
复位的验证不应该依赖于某个特定的case,应该贯穿验证的整个阶段。推荐使用断言进行复位检查。考虑以下场景：复位触发后，需要检查端口信号或内部关键信号是否被正确复位。首先用一个sequence检测复位,sequences_gp_rst_n;@(posedgegp_clk)!gp_rst_n##1gp_rst_n;endsequence##1：表示延时一种时钟周期然后使用sequence作为prope
月落乌啼霜满天@3760
·
2023-12-26 19:55
IC验证
fpga开发
小程序项目结构和
代码规范
一个清晰的项目结构有助于我们快速、高效的开发项目，也有助于团队快速了解项目。这是我写小程序的一些规范总结。一、项目结构.├──app.js├──app.json├──app.wxss├──assets（项目资源文件存放文件夹）│└──images（项目本地图片存放文件夹）│├──components（自定义组件存放文件夹）│├──custom-button│├──...│└──custom-nav
31313_iOS
·
2023-12-26 17:57
13 | 代码模型（上）：如何使用DDD设计微服务代码模型？
只有建立了标准的微服务代码模型和
代码规范
后，我们才可以将领域对象所对应的代码对象放在合适的软件包的目
-停泊
·
2023-12-26 13:32
领域模型DDD
微服务
架构
DDD设计微服务
代码模型
java服务代码模型
【webpack】高级篇
devServer属性下compress属性port属性headers请求头proxy开启代理https配置http2配置historyApiFallback配置开发服务器主机host模块热替换与热加载eslint
代码规范
取消黑色背景弹窗提示
博主花神
·
2023-12-26 12:33
【前端工程化】
webpack
前端
node.js
上一页
9
10
11
12
13
14
15
16
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他