Verilog代码规范

数字IC后端设计实现之Innovus update_names和changeInstName的各种应用场景

update_names1）为了避免和verilog语法保留的一些关键词，比如input，output这些，是不允许存在叫这类名字的wire等。
IC拓荒者·2024-01-04 09:09

java代码规范（适合写程序之前先了解有助于开发协同）

目录一、类定义二、方法定义三、接口定义四、变量定义1、命名规范：2、类型规范：3、常量规范：五、static关键字1、静态变量（类变量）：2、静态方法（类方法）：一、类定义类名应该使用大写字母开头的驼峰命名法。例如，PublicClass。类定义应该包含在一个与类名同名的文件中。例如，PublicClass类的定义应该保存在名为PublicClass.java的文件中。类定义应该包括访问修饰符，通
用草书谱写兰亭序·2024-01-04 04:15

代码规范

团队开发中，遵循一定的代码规范，有利于提升团队开发效率和方便后期维护。常见的代码规范例如airbnb规范等等。下边是一些开发我开发中尽量遵守的规范。
泡杯感冒灵·2024-01-04 00:04

【FPGA/verilog -入门学习16】fpga状态机实现

需求：用两段式状态机设计序列码检测机。这个序列码检测机用于检索连续输入的1bit数据（每个时钟周期输入1bit），当检测到一串“101100”的输入数据时，产生一个时钟周期的高脉冲指示信号状态图//实现状态机切换//101100//完成切换后，输出高脉冲`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,inputi_incode,
王者时代·2024-01-03 17:06

【FPGA/verilog -入门学习15】vivado FPGA 数码管显示

1，需求：使用xc720开发板的8个数码管显示123456782，需求分析：75hc5951，74hc595驱动，将串行数据转换成并行输出。对应研究手册2，发送之前将要发的数据，合并成高8位:SEG,低8位：SEL,结合testbanch查看波形，使用测试代码验证显示。//实现承有数码管显示1`timescale1ns/1psmodulevlg_74hc595_v(inputi_clk,input
王者时代·2024-01-03 17:34

Vue代码规范——组件/实例选项顺序

组件/实例选项应该有统一的顺序。下面是Vue.js官方推荐的组件选项默认顺序。参考《深入浅出Vue.js》。挂载元素el全局感知（要求组件以外的知识）nameparent组件类型（更改组件的类型）functional模板修改器（改变模板的编译方式）delimiterscomments模板依赖（模板内使用的资源）componentsdirectivesfilters组合（向选项里合并属性）exten
_hider·2024-01-03 16:03

「Verilog学习笔记」异步复位同步释放

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduleali16(inputclk,inputrst_n,inputd
KS〔学IC版〕·2024-01-03 13:35

「Verilog学习笔记」全加器

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网//对于半加器，只有输入a,b,输出和进位表示为：//S=a^b;①//C=a&b;②//全加器，在a,b的基础上增加了进位
KS〔学IC版〕·2024-01-03 13:35

「Verilog学习笔记」乘法与位运算

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网观察乘数的特点：1111_1011=1_0000_0000-1-100`timescale1ns/1nsmoduledajiang13
KS〔学IC版〕·2024-01-03 13:04

FPGA系统性学习笔记连载_Day7 【半加器、全加器、16位加法器、16位减法器设计】 【原理及verilog实现、仿真】篇FPGA技术江湖

一、半加器概念半加器，就是y=a+b，不考虑进位，如下真值表，a、b表示2个相加的数，y表示和，Co表示结果有没有进位从真值表可以得出，y和Co的布尔表达式Y=(~a&b)|(a&~b)Co=a&b二、全加器全加器，就是y=a+b+c_up，要考虑进位，如下真值表，a、b表示2个相加的数，c_up表示低位向本位的进位标志，Co表示计算结果有没有向高位进位。从真值表可以得出，y和Co的布尔表达式y=
ONEFPGA·2024-01-03 13:03

Verilog学习笔记HDLBits——Module：Hierarchy

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、Module：Hierarchy1.Module2.Connectingportsbyposition3.Connectingportsbyname4.Threemodules5.Modulesandvectors6.Adder17.Adder28.Carry-aselectadder8.Adder-subtracto
小Rr丶·2024-01-03 13:03

「Verilog学习笔记」串行进位加法器

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduleadd_4(input[3:0]A,input[3:0]B,inputCi
KS〔学IC版〕·2024-01-03 13:03

代码规范-对抗软件复杂度

1、为什么需要代码规范任何系统性的项目都需要架构设计，而架构设计的核心命题是控制复杂度。但随着项目的不断迭代，复杂度就会不断上升，研发效率就会不断下降。
yechaoa·2024-01-03 10:17

verilog 常见位宽问题集合

verilog常见的位宽问题集合1.位宽不等wireb[31:0];assignb=5'b0;这种错误常见于赋值操作中。
被制作时长两年半的个人练习生·2024-01-03 02:33

有限状态机FSM的verilog描述

状态机中主要包含三个对象：-现态currentstateCS-次态nextstateNS-输出逻辑outlogicOL描述方式：①三段式描述：CS、NS、OL各自采用一个always语句块描述。②两段式描述：CS+NS采用一个always语句块描述，OL采用一个always语句块描述。orCS采用一个always语句块描述，NS+OL采用一个always语句块描述。③单段式描述：CS+NS+OL都
Marcia..·2024-01-02 19:15

2021-08-21Verilog三段式状态机的写法，标准示例和仿真。

Verilog三段式状态机的写法，标准示例和仿真。第一段：同步状态转移。第一个always块格式化描述次态寄存器迁移到现态寄存器。第二段：当前状态判断接下来的状态。
ditou888·2024-01-02 19:45

FPGA系统性学习笔记连载_Day16【状态机：一段式、二段式、三段式】 【原理及verilog仿真】篇

一、状态机再次给出状态机的示意图：1.1、摩尔型，输出只与状态寄存器的输出状态有关1.2、米粒型，输出不仅与状态寄存器的输出状态有关，还与组合逻辑的输入有关二、一段式、二段式、三段式区别根据状态机的结构，状态机描述方式可分为：一段式、二段式、三段式1.1、一段式整个状态机写到一个always模块里面。在该模块中既描述状态转移，又描述状态的输入和输出。1.2、二段式用两个always模块来描述状态机
ONEFPGA·2024-01-02 19:43

C语言初学大纲（根据郝斌网课总结）

程序如何运行3.什么是数据类型4.什么是变量5.编译软件和内存条等的联系6.变量为什么必须初始化7.如何定义变量8.什么是进制9.常量在C语言中是如何表示的10.常量以什么样的二进制代码存储在计算机中11.代码规范化
侯静川·2024-01-02 06:35

Vite 配置 Eslint 规范代码

在经历过比较大型的项目协同开发后，代码规范成为了团队协同开发的棘手问题。今天，准备从头整理一份从编辑器->代码编写过程中的规范总结。
前端小小白zyw·2024-01-02 04:43

不想加班开发管理后台了，试试这个 Java 开源项目吧！

如果你想要学习上面这些框架的使用、增加实战经验、学习代码规范，又或者找接私活开发的脚手架，提高赚钱的效率，EL-ADMIN都能满足你的需求。
半壶雪·2024-01-02 01:00

移动FPGA使用Verilog图像处理verilator模拟和ice40执行

概述在verilog中实现简单的图像处理操作。
亚图跨际·2024-01-02 00:50

Verilog视频信号图形显示 FPGA(iCE40)

它有助于轻松地对FPGA板进行编程并相当熟悉Verilog。如果您没有开发板，请不要担心，您可以使用Verilator模拟器。
亚图跨际·2024-01-02 00:17

Quartus II——基于Verilog HDL的数字秒表设计

目录一、实验内容二、实验过程（一）建立工程(二)添加设计文件（三）综合分析与功能仿真一、实验内容用VerilogHDL设计一个数字跑表，所需引脚和功能如下所示：二、实验过程（一）建立工程(二)添加设计文件选择
云开处·2024-01-01 23:52

数字逻辑与计算机设计实验 FPGA数字钟(Verilog)

改自wolai笔记FPGA数字钟(Verilog)项目源代码已上传至github：houhuawei23/DDCA_2022目录实验9FPGA数字钟实验分析：实现思路：硬件支持：硬件描述语言代码编写：1
华仔142·2024-01-01 23:52

FPGA项目（13）——基于FPGA的电梯控制系统

本此课程设计基于VerilogHDL集成电路硬件描述语言开发的四层电梯控制系统，以QuartusII为开发环境，最终在FPGA开发板上实现四层电梯控制系统的基本功能，其
嵌入式小李·2024-01-01 23:22

【Verilog闯关第2天】数字秒表的设计

一、设计要求1.提供给计时器内部设定的时钟频率是12Hz，计时器最长时间为10min，为此需要提供一个三位显示器，显示的最长时间为9分59秒。2.设有复位和起/停开关（1）复位开关用于计数器清（2）起/停开关，按一下——启动；再按一下——终止。（3）复位开关任何时间均可使用，即在计时期间，按一下复位开关即对计数器清零，终止计数过程。二、设计说明主要有分频器、十进制计数器（秒的个位，分的个位，共计2
嘻嘻哈哈soso·2024-01-01 23:22

界面开发的优化与设计

遵循代码规范：使用一致的命名和代码格式，以及编写清晰的注释。这样可以使代码更易于阅读和理解。使用高级抽象：编程语言通常提供了一些用于降低复杂性的高级抽象，如对象导向编程（OOP）或函数式编程（FP）。
ManFresh·2024-01-01 22:56

SystemVerilog学习（0）——目录与传送门

一、验证导论SystemVerilog学习（1）——验证导论-CSDN博客文章浏览阅读403次。
apple_ttt·2024-01-01 13:23

教练对话的自我觉察

SM：上次沟通后，我跟团队制定了一些改进措施，也确定了DoR和DoD标准，以及一些代码规范，让团队按照规范流程执行，目前已经比较规范了，不像原来那么乱了。
夏伟才·2024-01-01 13:39

VCD Value Change Dump格式解析

$date»ThuDec2822:28:332023$end$version»IcarusVerilog$end$timescale»1ps$end$varreg1!e_clk$end$
yvee·2024-01-01 12:32

[verilog] 免费开源的 verilog 仿真工具：icarus verilog

4.使用总结前言知名的Verilog仿真工具主要为三大主流的产品：mentor的modelsim/questasim，candence的NC-verilog，synopsys的VCS。
元存储·2024-01-01 08:08

【Vue2+3入门到实战】（17）VUE之VueCli脚手架自定认创建项目、ESlint代码规范与修复、 ESlint自动修正插件的使用 详细示例

目录一、本节内容二、VueCli自定义创建项目三、ESlint代码规范及手动修复1.JavaScriptStandardStyle规范说明2.代码规范错误3.手动修正四、通过eslint插件来实现自动修正一
老牛源码·2024-01-01 08:05

[Verilog] 加法器实现

1.4位的加法器先来一个最基本的的Verilog加法器设计代码moduleadder_4bit(input[3:0]a,b,output[3:0]sum,outputcarry);assign
元存储·2024-01-01 08:05

JAVA代码规范

开始做java的ITOO了，近期的工作内容就是按照代码规范来改自己负责的代码，之前做机房收费系统的时候，也是经常验收的，甚至于我们上次验收的时候，老师也去了。
盖丽男·2024-01-01 06:49

SystemVerilog:always_ff,always_comb,always_latch

文章目录一、简介二、示例一、简介Verilog中只有一个通用的always过程块，SystemVerilog中追加了3个具有更明确目的专用always块。
暴风雨中的白杨·2024-01-01 05:50

基于Verilog的十字路口交通灯控制电路设计

基于Verilog的十字路口交通灯控制电路设计一、设计要求二、设计方案三、电路原理图四、代码实现1.Verilog代码：2.Testbench代码五、仿真结果一、设计要求设计并实现一个简单的十字路口交通灯控制电路
YangJin_UESTC·2024-01-01 02:17

使用verilog实现红绿灯

好的，我来给你介绍如何使用Verilog语言来实现红绿灯。首先，我们需要先定义一些变量，用于表示红灯、黄灯、绿灯的状态。
笨爪·2024-01-01 02:12

用verlog实现红路灯

Verilog是一种用于描述和模拟电子系统的硬件描述语言(HDL)。下面是一个简单的例子，使用Verilog实现红路灯控制器。
黄涵奕·2024-01-01 02:12

Verilog语言交通灯课程设计

一、设计思路1）设计一个十字路口交通灯控制器。交通灯处于东西大街和南北大街，如图2-1所示用寄存器模拟十字路口交通信号控制情况。当东西方向为绿灯时，南北方向为红灯，二南北方向为绿灯时，东西方向为红灯。东西向通行时间为11s，南北向通行时间为11s。图2-1路口示意图diagrammaticsketch2）东西、南北方向黄灯都亮3s。3）用高低电平分别表示灯灭灯亮，用计数器实现状态跳转。二、设计原理
戴回回·2024-01-01 02:41

Verilog设计交通灯

1、控制器由状态机编写moduletraffic_light(clk,rst_n,count,ew,sn);inputclk,rst_n;input[5:0]count;//countinputoutput[2:0]ew,sn;//lightreg[2:0]ew,sn;reg[1:0]pre_state,next_state;parameterS0=2'b00,S1=2'b01,S2=2'b10,
爱哭不秃头·2024-01-01 02:10

Verilog设计实例（二）：交通信号灯设计实例

前言本文为Verilog实例开发的第二弹，缺少Verilog代码练手或者有些生疏的可以在这里参考一些设计实例进行练习。
__Retr0·2024-01-01 02:09

9—基于FPGA(ZYNQ-Z2)的多功能小车—拓展功能—OpenMV的色块识别

目录1.色块识别设计思路2.OpenMV代码3.Arduino代码4.Verilog代码1.色块识别设计思路对于色块识别功能，我想让OpenMV检测色块，在数码管上显示。
贡橙小白鼠·2024-01-01 02:38

4—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—电机驱动模块

我使用的FPGA是Xilinx的PYNQ-7020（ZYNQ-Z2），在Vivado2018.3平台使用Verilog进行编程。
贡橙小白鼠·2024-01-01 02:08

Verilog设计倒计时秒表

目录一.设计要求二.模块总和三.模块设计1.顶层模块2.分频模块3.计数模块4.倒计时模块5.数码显示模块6.管脚约束代码四.引脚分配五.演示视频一、设计要求①.用基于NEXY4DDR开发板自带的时钟驱动电路，要求计时精确；②.用开发板上的低7个开关（sw6-sw0），输入倒计时的初始秒数（最大99）；③.用2个数码管以十进制显示当前的倒计时秒值；④.用最高的开关（若开发板开关不够，可以用按键代替
夏澄啊·2024-01-01 02:37

学习笔记1：verilog VGA控制器

大家可以根据B站小梅哥进行学习分辨率为640*480根据行场同步信号需要的各个时间节点。以行扫描进行分析：（场扫描同理）SyncPulse对应HSyncTime时间节点96，即代码中的HS_EndBackPorch对应HBackPorch时间节点40LeftBorder对应HLeftBorder时间节点8此时行数据开始信号即代码中的Hdat_Begin=96+40+8=144即上面序号1.2.3时
夏澄啊·2024-01-01 02:37

学习及反思2：verilog达芬奇VGA彩条显示实验

使用到的：正点原子达芬奇开发板，800*480正点原子液晶屏模块，b站小梅哥视频通过B站小梅哥TFT学习视频，进行部分理解修改使用正点原子显示。反思：正点原子使用的代码中是采用DE模式，DE模式中DE为1，将行场同步信号赋予1。而小梅哥是将行场脉冲信号赋予给行场同步信号即VGA_HSVGA_VS。经过理解，小梅哥代码中的VGA_BLK信号就是DE信号，当像素进行看的见的有效区域（800*480）中
夏澄啊·2024-01-01 02:37

Verilog跑马灯 nexy4ddr

基于小梅哥b站FPGA视频要求：八个Led灯每隔0.05s循环闪烁verilog设计：moduleled_run(inputclk,//时钟100MHZ1/100000000=10nsinputrst_n
夏澄啊·2024-01-01 02:07

verilog设计步进电机

要求：用100MHZ系统时钟设计四相单双八拍步进电机设计代码：//四相单双八拍步进电机moduleStepMotorPorts(inputClk,inputRst_n,inputTurn,//Turn==1为正向转动Turn==0为反向转动outputreg[3:0]StepDrive);//实现250hz的计数reg[18:0]cnt;//为步进电机提供250hz的频率系统时钟100Mhz计数值
夏澄啊·2024-01-01 02:07

Verilog设计数字时钟

目录一、设计要求二、模块总和三、模块设计1.顶层模块2.秒分频模块3.秒计数模块4.分钟分频模块5.分钟计数模块6.小时分频模块7.小时计数模块8.数据分配数码管模块9.数码管显示模块10.管脚约束代码四、引脚分配一、设计要求1.利用NEXYS4DDR开发板设计一款数字时钟，能够正确显示时、分、秒；2.数字时钟为24小时进制；二、模块总和三、模块设计1.顶层模块moduledigital_cloc
夏澄啊·2024-01-01 02:07

FPGA——基于Verilog HDL语言的交通信号灯控制系统

1、系统设计要求该交通灯控制器用于主干道与支道公路的交叉路口，要求是优先保证主干道的畅通，因此，设计要求如下。1、平时处于“主干道绿灯，支道红灯”状态，只有在支道有车辆要穿过主干道时，才将交通灯切向“主干道红灯，支道绿灯”，一旦支道无车辆通过路口，交通灯又回到“主干道绿灯，支道红灯”的状态。2、主干道每次通行的时间不得短于1min，支路每次通行的时间不得长于20s，而这两个状态交换过程中出现“主干
陈曦子。·2024-01-01 02:37
上一页 8 9 10 11 12 13 14 15 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他