E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog代码规范
状态机（
verilog
）
-------------------------------------------------------------------------------------------笔记（正点原子等）
Verilog
交芯
·
2023-11-30 04:03
数字IC
fpga
asic
1024程序员节
FPGA学习笔记五：Moore状态机与Mealy状态机的区别（基于
Verilog
）
目录前言一、状态机及其描述二、Moore状态机和Mealy状态机设计对象描述及其原理（一）Moore状态机（二）Mealy状态机总结前言本篇博客主要基于一些状态机书写的规范以及其构成结构進行相应的简单分析，同时依据HDLBits中两道典型的题目（HDLBits第139题：简单Moore状态机的实现和HDLBits第140题：简单Mealy状态机的实现）分析两種状态机的异同和电路描述特点。一、状态机
STI浅结隔離
·
2023-11-30 04:00
HDLBits题目
有限状态机
verilog
fpga
moore状态机
mealy状态机
前端
代码规范
GitHub-airbnb/javascript:JavaScriptStyleGuide变量1.避免使用var为什么？这确保您无法重新分配引用，这可能会导致错误和难以理解的代码。//badvara=1;varb=2;//goodconsta=1;constb=2;2.如果必须分配引用，则使用let代替varlet是块级作用域//badvarcount=1;if(true){count+=1;}/
Web阿成
·
2023-11-29 21:30
前端
代码规范
「
Verilog
学习笔记」状态机-非重叠的序列检测
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网根据题意定义一个五位的中间变量lock每次始终上升沿来临时判断当前寄存器的低四位+新数据是否等于10111如果等于则下一时刻
KS〔学IC版〕
·
2023-11-29 16:19
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」非整数倍数据位宽转换8to12
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网要实现8bit数据至12bit数据的位宽转换，必须要用寄存器将先到达的数据进行缓存。
KS〔学IC版〕
·
2023-11-29 16:46
Verilog学习笔记
学习
笔记
Verilog
System
Verilog
入门--1
数据类型
Verilog
-->register-reg|->net-wire/…SV-->logic----不关心对应的逻辑如何综合，单纯作为变量logic四值逻辑表示0,1,x,z-->SV的硬件世界bit
孤独的旅者
·
2023-11-29 13:07
SV入门
systemverilog
推荐system
Verilog
相关书籍
System
Verilog
在多数情况下被用于IC验证，相关书籍其实比较多，这里先提供绿皮书，红宝书，希望对大家有用。
电路_fpga
·
2023-11-29 13:06
书籍推荐
fpga开发
System
Verilog
基础
目录一、数据类型1、内建数据类型（1）逻辑类型（2）符号类型（3）类型转换二、随机化1、修饰符（1）rand（2）randc2、随机约束种类（1）布尔表达式Booleanexpressions（2）权重分配Weighteddistributions（3）范围表达式Rangeexpressions（4）条件表达式Conditionalexpressions3、相关函数（1）randomize()函数
qq_42922513
·
2023-11-29 12:04
数字IC设计
fpga开发
System
Verilog
入门
文章目录包定义System
Verilog
数据类型结构体System
Verilog
过程块可嵌套模块接口System
Verilog
的优点提高了硬件建模能力、编码效率和抽象能力；RTL级、系统级行为描述；增强了验证能力和为大规模复杂设计编写有效
如松茂矣
·
2023-11-29 12:59
SoC设计
HDL
verilog
SoC
Vite3+Vue3+JavaScript：搭建企业级轻量框架实践（值得收藏）
稳稳的被我踩了我们下面做了什么：使用vite从零构建vue3的一个项目模版用eslint做
代码规范
化用githook来限制代码，如果不规范，不给commitvite配置UI库按需自动引入（相关其他的配置
web老猴子
·
2023-11-29 12:49
javascript
vue.js
前端
命名规范，
代码规范
一：命名规范：1、类命名：驼峰式命名：单词首字母大写，如：GetInstance2、函数命名：同类名3、公有变量命名：同类名4、私有变量命名：小写，单词之间用“_”分隔，如：self.action_list5、局部变量命名：同私有变量6、参数名命名：同私有变量7、任何情况下不应该由外部访问的成员，使用双下划线打头，其它同私有变量命名，如：析构函数__init，内部成员self.__callback
三千里不如你
·
2023-11-29 11:34
代码规范
ui
c#
游戏引擎
C2--Vivado开发环境之bit生成，文件组成，代码固化2022-12-08
1.FPGA的开发流程Fpga代码的开发分为以下流程：设计定义（处于架构阶段，对需求进行定义，分析，模块划分）设计输入（
verilog
RTL代码输入、原理图）功能仿真分析和综合（由源文件综合编译runsynthesis
晓晓暮雨潇潇
·
2023-11-29 11:42
FPGA积累——基础篇
fpga开发
vivado
xilinx
verilog
时序电路-触发器
触发器带异步清零和异步置1的JK触发器modulejkff_rs(inputclk,j,k,set,rs,outputregq);always@(posedgeclk,negedgers,negedgeset)beginif(!rs)q<=1'b0;elseif(!set)q<=1'b1;elsecase({j,k})2'b00:q<=q;2'b01:q<=1'b0;2'b10:q<=1'b1;2
weixin_52688879
·
2023-11-29 10:58
fpga开发
FPGA
Verilog
实现JK触发器 再实现模12加法计数器
JK触发器，无法仿真，代码如下，按照老师PPT写的`timescale1ns/1psmoduleJKtrigger(Q,CLK,RESET,SET,J,K);inputCLK,RESET,SET,J,K;outputQ;regQ;always@(posedgeCLKornegedgeRESETornegedgeSET)begin//异步复位与置位触发器的复位和置位与时钟信号无关//按照逻辑表达式写
Sharninjak
·
2023-11-29 10:23
FPGA
fpga开发
Verilog
学习之异步复位的串联T触发器设计
文章目录前言一、题目描述：二、实现思路1.先了解T触发器的相关知识2.区分异步复位和同步复位1）异步复位2）同步复位3）同步复位和异步复位的优缺点3.从波形中得到的信息三、代码展示总结前言今天我们做的是第二道题——异步复位的串联T触发器，可能有些人听名字就觉得这道题比较难，但其实它并没有想象中的那么难，它仅仅只是两个T触发器串联而已，接下来我们便去看看如何写这道题。异步复位的串联T触发器一、题目描
一个默默无闻的小程序员
·
2023-11-29 10:49
牛客网刷题
学习
fpga开发
「
Verilog
学习笔记」整数倍数据位宽转换8to16
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网根据时序图，数据是在第二个数据到来之后输出，当仅有一个数据到来时，不产生输出，所以内部需要一个指示信号valid_cnt
KS〔学IC版〕
·
2023-11-29 10:49
Verilog学习笔记
学习
笔记
Verilog
（91）
Verilog
实现D触发器
（91）
Verilog
实现D触发器1.1目录1）目录2）FPGA简介3）
Verilog
HDL简介4）
Verilog
实现D触发器5）结语1.2FPGA简介FPGA（FieldProgrammableGateArray
宁静致远dream
·
2023-11-29 10:19
fpga开发
【FGPA】
Verilog
：JK 触发器 | D 触发器 | T 触发器 | D 触发器的实现
0x00JK触发器JK触发器是RS触发器和T触发器的组合，有两个输入端J和K，如果两个输入端都等于1，则将当前值反转。行为表状态图TimingDiagramCircuitJK触发器的设计目的是防止RS触发器在输入S和R均等于1的值时被浪费，因为该值被认为是非法输入。它与RS触发器相同，不同之处在于如果输入值为1,1，它不会作为非法值被接受，而是作为当前存储值的反相值被接受。0x01D触发器D型触发
柠檬叶子C
·
2023-11-29 10:43
fpga开发
JK触发器
D触发器
阿里巴巴java
代码规范
现代软件架构都需要协同开发完成，高效协作即降低协同成本，提升沟通效率，所谓无规矩不成方圆，无规范不能协作。本博客是对《阿里巴巴Java开发手册》的学习记录。大多记录的是强制规约，具体请参考《阿里巴巴Java开发手册》。命名风格1、代码中的命名规则不能以下划线或美元符号开始与结束。反例：_name、name_、$name...2、代码中的命名严禁使用拼音和英文混合的方式，更不允许使用中文。应该使用正
风筝上的猫
·
2023-11-29 06:14
java
Verilog
之行为建模
在程序中，initial是不能用于赋值的，但是可以用于程序的监视对于电平触发，只要有一个变化就会触发注意：在always里面的赋值，左边一定是reg类型，但是本质上没有记忆功能，区别于数据流建模，赋值左边是wire线网型有时候，要监控太多，就用@(*),注意，没有and,只有or来分隔是下降沿有效还是上升沿有效，取决于你到底是低电平还是高电平有效，低电平对应下降沿，高电平对应上升沿
JNU freshman
·
2023-11-29 05:48
vivado
fpga开发
FPGA学习路线by老石谈芯
我总结了这份FPGA学习路线：搞定这四点，你也能轻松进阶（老石谈芯）.摘要FPGA学习路线(一）编程语言1硬件描述语言HDL2寄存器输入集语言RTL2.1如何入门2.2最大的思维转变3推荐转向学习System
Verilog
4
班花i
·
2023-11-29 00:56
FPGA
fpga
FPGA记录系列（二）：
Verilog
中的参数传递和不同的调用子模块写法
文章目录项目场景：
Verilog
代码截图：
Verilog
代码分析：项目场景： 阅读了一下systemgenerator生成的源代码，一开始对testbench中的调用模块的方式不是很理解，后来发现其实这就是
yufan_fw
·
2023-11-29 00:25
FPGA与嵌入式
fpga开发
Verilog
基础（六）
六、
Verilog
程序设计语句和描述方式6.1数据流建模6.1.1显式连续赋值语句语法：;Assign#=Assignmentexpression;两条语句：第一条语句是对连线型变量进行类型说明的语句；
_花间
·
2023-11-29 00:52
FPGA入门
fpga开发
verilog
中函数的调用
模块中函数的调用modulefunction(str1,str2);inputstringstr1,str2;wirea;assigna=strstr(str1,str2);functionstrstr;//比较两字符串，看str1是否包含str2inputstringstr1;inputstringstr2;integerlen1,len2;integercnt;strstr=0;len1=st
与fpga斗智斗勇
·
2023-11-29 00:22
verilog
fpga开发
Verilog
时钟分频设计
偶数分频的
verilog
描述如下所示：moduleeven(inputcl
sdf_4869
·
2023-11-29 00:21
FPGA开发
fpga开发
Verilog
分频器设计（奇偶分频）
一、偶数分频以上是实现2、4、10分频的
Verilog
实现代码及仿真结果时序图，分析一下：对于2这样的简单分频实现，直接在输入时钟的每个上升沿取反即可，时序图中可见clk_div2就是在clk时钟的每个上升沿取一次反
捞星星
·
2023-11-29 00:50
fpga开发
Verilog
创建子模块并调用
创建子模块并调用moduletop_module(inputx,inputy,outputz);wireo1,o2,o3,o4;Aia1(x,y,o1);Bib1(x,y,o2);Aia2(x,y,o3);Bib2(x,y,o4);assignz=(o1|o2)^(o3&o4);//Oryoucouldsimplifythecircuitincludingthesub-modules://assi
onesway2018
·
2023-11-29 00:17
Verilog
嵌入式硬件
FPGA学习入门计划-小白入门
1.入门学习计划-再学习FPGA之前，先确定我们需要学习什么1.编程语言，FPGA的开发语言叫做硬件描述语言HDL，或者是寄存器传输级语言RTL，主流的硬件描述语言有VHDL和
Verilog
，System
Verilog
一口闷一罐可乐
·
2023-11-29 00:47
fpga开发
学习
Verilog
：动态位宽 rom [4+:3]
写法：vect_1[4+:3]表示，起始位为4，宽度为3，**升序**，则vect_1[4+:3]=vect_1[6:4]vect_1[4-:3]表示，起始位为4，宽度为3，**降序**，则vect_1[4-:3]=vect_1[4:2]用途：将网络参数放入FPGA内部时，在索引权值时用到该用法
崽崽今天要早睡
·
2023-11-29 00:16
#
▶Verilog语法
fpga开发
Verilog
时钟分频（偶数分频、奇数分频、小数分频、半整数分频）
Verilog
时钟分频（偶数分频、奇数分频、小数分频、半整数分频）偶数分频奇数分频不要求占空比为50%的奇数分频要求占空比为50%奇数分频小数分频半整数分频利用双边沿特性利用小数分频的思路偶数分频偶数分频最容易实现
wornation
·
2023-11-29 00:16
FPGA学习
fpga开发
FPGA：实现快速傅里叶变换（FFT）算法
于是我拿出一股势在必得的心情打开了FFT的视频教程，看了好几个视频和好些篇博客，于是我迷失在数学公式推导中，在一位前辈的建议下，我开始转换我的思维，从科研心态转变为先用起来，于是我关掉我的推导笔记，找了一篇叫我用
Verilog
崽崽今天要早睡
·
2023-11-29 00:46
#
▶FPGA其他项目
fpga开发
算法
快速傅里叶变换
day10-
verilog
---模块的调用,任务和函数
模块的调用（上层模块对底层模块的调用）在做模块划分时，通常会出现这种情形，某个大的模块中包含了一个或多个功能子模块，
verilog
是通过模块调用或称为模块实例化的方式来实现这些子模块与高层模块的连接的调用模块实例化的一般形式为
大风起于云兮
·
2023-11-29 00:13
芯片验证
fpga开发
单片机
嵌入式硬件
Verilog
-UART串口通信协议
文章目录一、通信特点二、uart协议介绍三、RS232接口标准的
Verilog
代码实现一、通信特点uart：异步、串行、全双工一般描述某种通信的特点为：同步/异步，串行/并行，半双工/全双工同步：要求一个芯片控制另一芯片的时序
Anzg256
·
2023-11-29 00:09
Verilog
fpga开发
verilog
-实现按键消抖模块
文章目录1.按键消抖原理2.实现方案-状态机（Mealy型）3.
Verilog
代码（1）高电平有效的情况（2）低电平有效的情况1.按键消抖原理轻触按键：相当于是一种电子开关，按下时开关接通，松开时开关断开
Anzg256
·
2023-11-29 00:08
Verilog
fpga开发
Verilog
时钟分频模块设计
目录1偶分频模块2奇分频模块3任意占空比的任意分频转载自https://blog.csdn.net/moon9999/article/details/75020355/1偶分频模块偶分频模块设计较为简单，首先确定分频系数M和计数器值N：M=时钟输入频率时钟输出频率M=\frac{时钟输入频率}{时钟输出频率}M=时钟输出频率时钟输入频率N=M2N=\frac{M}{2}N=2M若输入时钟是50Mh
Ryzen3
·
2023-11-29 00:38
实验
verilog
Verilog
：【1】时钟分频电路（clk_divider.sv）
碎碎念：作为Basic
Verilog
的第一个学习笔记，打算用这种命名方式来对博客进行命名，应该有助于检索。
Alex-YiWang
·
2023-11-29 00:38
Basic
Verilog
修炼足迹
fpga开发
Verilog
System
Verilog
Verilog
-实现基于状态机的序列检测--一段式状态机、二段式状态机、三段式状态机
文章目录一、状态机的基本概念二、关于一段式、二段式、三段式有效状态机状态机1.一段式状态机2.二段式状态机3.三段式状态机三、三种状态机的
Verilog
实现1.一段式状态机代码实现2.二段式状态机代码实现
Anzg256
·
2023-11-29 00:38
Verilog
fpga开发
Verilog
设计_时钟分频
时钟分频的设计，奇数分频和偶数分频。目录一、时钟分频二、代码实现一、时钟分频分频的本质是引入一个计数器，到特定的时候指示反转，从而达到分频的效果。通过控制计数器的动作进而控制占空比，但是奇数分频想通过计数器直接分频出占空比50%的时钟是不可能的，必须要通过中间的临时波形，做一些逻辑“与”“或”的动作才能得到占空比50%的分频时钟。方法有很多种，我的代码中统一使用异或，通过参数化控制可以改变分频系数
Clock_926
·
2023-11-29 00:07
一些Verilog设计
fpga开发
linux
模块测试
硬件工程
单片机
EDA实验-----正弦信号发生器的设计（Quartus II ）
、实验原理四、实验内容五、实验步骤六、注意事项七、实验过程（操作过程）1.定制LPM_ROM模块2.定制LPM_ROM元件3.计数器定制4.创建锁相环5.作出电路图6.顶层设计仿真一、实验目的学习使用
Verilog
Gretel Tade
·
2023-11-29 00:06
EDA实验
fpga开发
EDA实验
Quartus
II
开发板
硬件
FPGA模块使用
Verilog
调用另一个
Verilog
模块
FPGA模块使用
Verilog
调用另一个
Verilog
模块在FPGA设计中，常常需要将一个大的模块分解成多个子模块来实现。而这些子模块通常由
Verilog
代码编写而成。
CodeWG
·
2023-11-29 00:34
fpga开发
matlab
Verilog
-实现时钟分频（1KHZ、奇、偶分频，占空比为50%）
文章目录一、将系统时钟50MHZ分为占空比为50%的1khz时钟二、偶数分频：三、奇数分频：一、将系统时钟50MHZ分为占空比为50%的1khz时钟本篇文章使用Xilinx公司的ISE软件1.频率：1HZ周期为1/1HZ=1s。按照这个计算公式计算出频率为1khz的周期为1ms2.因为占空比为50%，在写代码时需要一个0.5ms的计数器PS:占空比：占空比是指在一个脉冲循环内，通电时间相对于总时间
Anzg256
·
2023-11-29 00:04
Verilog
fpga开发
玩转微服务-技术篇-JSDOC教程
它不仅仅是一种文档编写方式，更是一种
代码规范
和团队协作工具。通过使用JSDoc注释，开发人员可以将关于函数、类、方
Elcker
·
2023-11-28 11:44
玩转微服务
javascript
微服务
web前端开发规范、HTML规范、JavaScript规范、style规范
文档说明本文旨在统一团队前端
代码规范
，参考腾讯、百度、
蒙尸凶MJ682517
·
2023-11-28 10:57
web前端
前端
css
javascript
web
html
vue
ZYNQ进阶之路5--PS端hello xilinx zynq设计
在ZYNQ进阶之路1-4中我们大致了解了ZYNQPL端的开发流程以及使用
verilog
硬件描述语言写了几个硬件模块，希望大家在之前的章节中能有所收获，如果其中有技术上的问题属于博主技术知识有限希望读者多多谅解
鹏哥DIY
·
2023-11-28 07:05
Verilog
基本语法概述
一、概述
Verilog
是一种用于数字逻辑电路设计的硬件描述语言，可以用来进行数字电路的仿真验证、时序分析、逻辑综合。
Zeal.Zhang
·
2023-11-28 07:36
IC
Design
fpga开发
西南科技大学数字电子技术实验一（数字信号基本参数与逻辑门电路功能测试及FPGA 实现）FPGA部分
一、实验目的1、掌握基于
Verilog
语言的diamond工具设计全流程。2、熟悉、应用
Verilog
HDL描述数字电路。3、掌握
Verilog
HDL的组合和时序逻辑电路的设计方法。
Myon⁶
·
2023-11-28 07:35
数电实验
fpga开发
数字电子技术
数电实验
西南科技大学
学习
diamond
基于FPGA的多通道数据采集系统
Verilog
设计
基于FPGA的多通道数据采集系统
Verilog
设计随着科技的不断发展，数据采集在许多领域变得越来越重要。
WangWEel
·
2023-11-28 03:00
fpga开发
（178）
Verilog
HDL：设计一个计数器之exams/ece241_2014_q7a
（178）
Verilog
HDL：设计一个计数器之exams/ece241_2014_q7a1.1目录1）目录2）FPGA简介3）
Verilog
HDL简介4）
Verilog
HDL：设计一个计数器之exams
宁静致远dream
·
2023-11-27 22:13
Verilog
HDL教程
fpga开发
「
Verilog
学习笔记」非整数倍数据位宽转换24to128
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网要实现24bit数据至128bit数据的位宽转换，必须要用寄存器将先到达的数据进行缓存。
KS〔学IC版〕
·
2023-11-27 18:03
Verilog学习笔记
学习
笔记
Verilog
从0到1建立前端规范
这里主要拿
代码规范
来说。统一
代码规范
的好处：提高代码整体的可读性、可维护性、可复用性、可移植性和可靠性，这会从根本上降低开发成本，也是最重要的一点。
诸葛亮的芭蕉扇
·
2023-11-27 14:09
前端
上一页
14
15
16
17
18
19
20
21
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他