E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog代码规范
【FPGA/
verilog
-入门学习7】 条件判断if与分支判断case语句的语法介绍
需求使用if和case产生格雷码//*条件判断if与分支判断case语句的语法介绍需求使用if和case产生格雷码*//`timescale1ns/1psmodulevlg_design(input[3:0]i_data,outputreg[3:0]o_data,outputreg[3:0]o_datac);always@(*)beginif(4'b0000==i_data)o_data<=4'b
王者时代
·
2023-12-16 23:19
verilog
&FPGA
fpga开发
学习
HTML
代码规范
HMTL
代码规范
(endof*isrequired)1.HTML基础文件应以“”首行顶格开始，使用“”(*)必须申明文档的编码charset,统一使用(*)页面title要写(*)使用link将css文件引入
whatever who cares
·
2023-12-16 21:13
HTML
html
代码规范
javascript
代码规范
语句规范所有语句后面需要有";"(*)If、for、do、while等所有循环体和判断体的执行语句部分都用“{}”括起来，尽量不要省略花括号(不强制,单行时可省略)。禁止在return关键字及要返回的表达式之间换行(*)。每行代码应少于120个字符，多于这个数量时，可考虑断行(不强制,一般不要过长)。使用tabs(空格字符)设置为2个空格(*)。运算符使用严格的条件判断，用全等===代替==,用!
whatever who cares
·
2023-12-16 21:13
js
javascript
代码规范
前端
RISC-V 流水线 CPU 设计
Verilog
实验设计的是五段式流水线CPU，分别为IF（取指），ID（指令译码），EX（执行），MEM（访存），WB（写回）五个阶段，并且时钟周期由所有指令耗时最长的阶段决定。流水线CPU是在单周期CPU基础上，让各个部件都处理当前对应阶段的指令，使得资源的利用率得到大大提高，并且也缩短了时钟周期。其主要改变在于，需要在各个阶段之间加入流水段寄存器，来存储该指令在当前阶段所需要使用的所有信息，包括PC值，控制
Cookie_coolkid
·
2023-12-16 20:52
学习经历
risc-v
fpga开发
安路IP核应用举例(OSC、UART)
可选
Verilog
或VHDL语言。如图，生成的.v文件只读，如需进一步的修改，可将文件另存，然后将新文件更新到工程里即可。osc_clk为输出频率，osc_dis为使能输入，低电平有效，
SDAU2005
·
2023-12-16 16:57
Verilog
fpga开发
Verilog
自学还是报班？
FPGA作为国内领先的芯片产品，和传统芯片相比并不局限于单纯的研究和设计芯片，而是针对多种领域的产品通过特定的芯片模型进行优化设计。FPGA本身也构成了典型的半定制电路，涵盖了数字管理模块、输入、输出等单元。FPGA最大的特点是可以在同一块芯片上输入不同的编程数据，从而产生不同的功能和效果，能够通过改变自身的门阵列来实现电路逻辑的改变。相较于其它芯片来说更加灵活，在许多领域都起到了重要的左右。Ve
程老师讲FPGA
·
2023-12-16 16:20
fpga开发
verilog
高级语法-原语-ibuf-obuf-LUT
概述：原语直接操作FPGA的资源，对FPGA的结构更加清晰，使用原语之前需要对FPGA的资源进行了解，本节为初识原语学习内容1.输入缓冲原语IBUF2.输出缓冲原语OBUF3.查找表原语LUT1.IBUF，OBUF原语简介输入输出端口必须添加缓冲后才能进入FPGA内部逻辑，用于与外部隔离。功能就是起到缓冲隔离的作用。代码IBUFb_IBUF(.I(b),.O(b_IBUF_3));OBUFc_OB
q511951451
·
2023-12-16 15:20
fpga开发
FPGA原语
LUT查找表原理
IBUF原语
OBUF原语
verilog
语法进阶-分布式ram原语
概述官方提供的原语RAM16X1S_1#(.INIT(16'h0000)//InitialcontentsofRAM)RAM16X1S_1_inst(.O(O),//RAMoutput.A0(A0),//RAMaddress[0]input.A1(A1),//RAMaddress[1]input.A2(A2),//RAMaddress[2]input.A3(A3),//RAMaddress[3]i
q511951451
·
2023-12-16 13:46
verilog语法进阶
分布式ram原语
verilog
进阶语法-触发器原语
概述:xilinx设计的触发器提供了多种配置方式，方便设计最简触发器，同步复位触发器，异步复位触发器，同步时钟使能触发器，异步时钟使能触发器。输出又分为同步复位和置位，异步清零和预置位。官方提供的原语FDCPE#(.INIT(1'b0)//Initialvalueofregister(1'b0or1'b1))FDCPE_inst(.Q(Q),//Dataoutput.C(C),//Clockinp
q511951451
·
2023-12-16 13:45
fpga开发
verilog原语
同步复位
异步复位
verilog
语法进阶，时钟原语
概述：内容1.时钟缓冲2.输入时钟缓冲3.ODDR2作为输出时钟缓冲1.输入时钟缓冲BUFGP
verilog
c代码，clk作为触发器的边沿触发，会自动将clk综合成时钟信号。
q511951451
·
2023-12-16 13:45
fpga开发
verilog原语
BUFGP
IBUFG
ODDR2
时钟输出缓冲
代码规范
（阿里）——异常规范
(一)异常处理【强制】Java类库中定义的一类RuntimeException可以通过预先检查进行规避，而不应该通过catch来处理，比如：IndexOutOfBoundsException，NullPointerException等等。说明：无法通过预检查的异常除外，如在解析一个外部传来的字符串形式数字时，通过catchNumberFormatException来实现。正例：if(obj!=nu
静心安分读书
·
2023-12-16 13:43
verilog
语法进阶-移位寄存器原语-单输入单输出
概述
verilog
c代码moduleprimitive1(inputclk,//systemclock50Mhzonboardinputrst_n,//systemrst,lowactiveinputa
q511951451
·
2023-12-16 13:40
fpga开发
verilog原语
单输入单输出移位寄存器
verilog
语法进阶-分布式ram
概述:FPGA的LUT查找表是用RAM设计的，所以LUT可以当成ram来使用，也并不是所有的LUT都可以当成ram来使用，sliceM的ram可以当成分布式ram来使用，而sliceL的ram只能当成rom来使用，也就是只能读，不能写，它的写叫做编程，只有在上电加载程序的时候能够写。在运行的过程不可以修改。FPGA是由阵列CLB构成的，每个CLB由4个slice组成，每个slice包含一个LUT，
q511951451
·
2023-12-16 11:38
fpga开发
分布式ram
LUT4查找表
FPGA的数组
「
Verilog
学习笔记」同步FIFO
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1ns/**********************************RAM
KS〔学IC版〕
·
2023-12-16 05:00
Verilog学习笔记
学习
笔记
fpga开发
Verilog
一些AG10K FPGA 调试的建议-Douglas
已经完成锁定，lock信号已经变高；如果原设计中用lock信号输出实现系统reset的复位功能，就不能正确完成上电复位；同时，为了保证PLL相移的稳定，我们需要在PLL启动后做个延时的复位，设计中可以参考下面
Verilog
Embeded_FPGA
·
2023-12-16 05:55
CPLD
JTAG
FPGA
fpga开发
CPLD
ARM
Altera
Verilog
SQL自学三部曲_Part3：关于SQL必须要知道的一切
三、数据架构基础知识（1）服务器（2）架构（3）表格（4）字段（5）值得参考的
代码规范
（6）SQL代码全局规则补充总结（7）
毛媛媛
·
2023-12-16 03:25
数据分析四大工具之二：SQL
sql
数据库
数据分析
数据挖掘
学习
程序人生
「
Verilog
学习笔记」格雷码计数器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulegray_counter(inputclk,inputrst_n
KS〔学IC版〕
·
2023-12-16 01:33
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」加减计数器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulecount_module(inputclk,inputrst_n
KS〔学IC版〕
·
2023-12-16 00:00
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」单端口RAM
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduleRAM_1port(inputclk,inputrst,inputenb
KS〔学IC版〕
·
2023-12-16 00:00
Verilog学习笔记
学习
笔记
fpga开发
Verilog
「
Verilog
学习笔记」RAM的简单实现
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduleram_mod(inputclk,inputrst_n,inputwrite_en
KS〔学IC版〕
·
2023-12-16 00:00
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」脉冲同步电路
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulepulse_detect(inputclk_fast,inputclk_slow
KS〔学IC版〕
·
2023-12-16 00:54
Verilog学习笔记
学习
笔记
Verilog
【数字电路】MacBook使用i
verilog
进行数字电路仿真
安装流程在终端中用brew包管理工具进行安装仿真工具：编译
verilog
代码：brewinstallicarus-
verilog
编译
verilog
代码：brewinstallverilatorMacOS
Mr.zwX
·
2023-12-15 22:21
数字电路
仿真
Verilog
数字电路
关闭vue的
代码规范
检测
前言：vue项目有严格的
代码规范
检测机制，在平时开发中经常因为多一个空格少一个空格，单双引号报错。常见错误：解决方法：vue项目→build→webpack.base.conf.js找到...
优秀的阁
·
2023-12-15 16:20
代码规范
JAVA
代码规范
Java编码规范1.标识符命名规范/***类命名使用驼峰式MarcoPolo，见样例【1】。*///样例【1】，用户类命名规则UserController、UserService、UserServiceImpl/***方法名命名规范*1)获取单个对象使用get作为前缀，见样例【2】。*2)获取多个对象使用list作为前缀，见样例【3】。*3)获取统计数据使用count作为前缀，见样例【4】。*4)
超基基
·
2023-12-15 16:15
java
开发语言
后端
阿里巴巴前端
代码规范
集成工具F2ELint使用教程
前言最近开始学习前端，新建了一个前端项目，打算从项目初期就把项目的地基打好，定义好这个项目的编码和工程规范，原本的方案是分别部署Eslint+Prettier+Husky+Commitlint+Lint-staged。这一套方案如果挨个部署要写好多配置文件，挺耗费精力的，后来我发现了阿里巴巴有一个「阿里巴巴前端规约」项目，项目主要包括「规约文档」和「配套工具」两部分，目前只开放了「配套工具」部分，
orzzd
·
2023-12-15 16:45
前端
代码规范
vue.js
代码规范
及开发工具
代码规范
及开发工具：前端（vscode、idea）:JavaScript规范：1.谷歌开源项目风格指南：JavaScript、TypeScript篇https://zh-google-styleguide.readthedocs.io
vigel1990
·
2023-12-15 16:31
代码规范
verilog
基础语法，wire,reg,input,output,inout
概述：输入输出是模块的端口，寄存器是数据存储介质，线用于把各个电路关联起来，形成一个数据流通通道，进行形成具有具体功能的电路模块。线是信息关联与传递的介质，也是可以称为信息流通的管道。在FPGA中的基本定义为wire，reg，input,output,inout。只有正确的认识到这些基本概念，才能进行正确的开发。内容1.线与寄存器wire与reg2.输入intput3.输出output4.输入输出
q511951451
·
2023-12-15 12:58
fpga开发
wire和reg
input和ouput
verilog
语法基础-移位寄存器
概述：移位寄存器在数字电路设计中广泛被使用，列如SPI通讯中的串行输入并行输出，并行输出串行输出，FIR滤波器中作为数据的延迟链，边沿检测中的数据延迟链等等。本节针对移位寄存器的基本应用场景给出基本的模版，并观测FPGA综合后的结构图。内容：1.一位分立移位寄存器2.串行输入，并行输出延迟链3.循环移位寄存器4.并行输入串行输出延迟链5.总线并行延迟链1.一位分立移位寄存器代码moduleregt
q511951451
·
2023-12-15 12:57
fpga开发
verilog基本语法
移位寄存器
数据延迟链
verilog
基础语法-计数器
概述：计数器是FPGA开发中最常用的电路，列如通讯中记录时钟个数，跑马灯中时间记录，存储器中地址的控制等等。本节给出向上计数器，上下计数器以及双向计数器案例。内容1.向上计数器2.向下计数器3.向上向下计数器1.向上计数器代码moduleregtest(inputclk,//systemclock50Mhzonboardinputrst_n,//systemrst,lowactiveinputen
q511951451
·
2023-12-15 12:57
fpga开发
verilog语法基础
计数器
verilog
基本语法-时序逻辑基础-记忆单元
概述:组合逻辑虽然可以构造各种功能电路，但是他有一个缺点就是输入改变时，输出会立即发生改变。因此历史信息不能被保存下来。两个能够保存信息的存储单元被设计出来，用于保存历史信息。一个是锁存器，另外一个是触发器。锁存器是电平敏感的，抗噪能力差，保存信息的准确性受到挑战。通常不会使用锁存器来保存信息，但是在FPGA中，保留了大量的锁存器的功能，这是因为触发器本身是由锁存器构造成的，保留锁存器功能并不会消
q511951451
·
2023-12-15 12:45
fpga开发
verilog基本语法
数据存储单元
锁存器
触发器
寄存器
verilog
语法基础-算术运算
verilog
中算术运算符如下://TheforllowingarethearithmeticoperatorsasdefinedbytheVer
q511951451
·
2023-12-15 12:36
fpga开发
算术运算
verilog基本语法
算术运算电路结构
【FPGA/
verilog
-入门学习12】
Verilog
可配置的PWM设计，参数传递的3种方式
需求：基于任务（task）的PWM设计仿真验证需求分析：1,需求实现可配置PWM输出（频率，占空比）2,输入，输出端口inputi_clk,//clk=50Mhzinputi_rst_n,inputi_en,outputrego_vld,//有效信号outputrego_pwm3,定义计数寄存器reg[7:0]cnt;用于计数，0~分频最大值，o_pwm在计数到0~正数占空比来临前置高，其他时间置
王者时代
·
2023-12-15 12:33
verilog
&FPGA
fpga开发
学习
Verilog
HDL数据类型
【例】分别调用
Verilog
HDL提供的门元件和采用assign语句设计一个二输入与非门inputa,b;outputy;wirey;nandmy_nand(y,a,b);//调用门元件nandassigny
小i青蛙
·
2023-12-15 12:03
数字逻辑
fpga开发
特权FPGA 学习笔记
存储器可用于异步时钟域的信号处理，双口RAM多用于交互式数据，FIFO多用于单向数据传输；以task的方式封装testbench子程序，以提高复用程度；模板中，vho是vhdl模板，veo是
verilog
chinxue2008
·
2023-12-15 11:55
fpga开发
学习
笔记
西南科技大学数字电子技术实验七（4行串行累加器设计及FPGA实现）FPGA部分
一、实验目的1、掌握基于
Verilog
语言的diamond工具设计全流程。2、熟悉、应用
Verilog
HDL描述数字电路。3、掌握
Verilog
HDL的组合和时序逻辑电路的设计方法。
Myon⁶
·
2023-12-15 11:46
数电实验
fpga开发
西南科技大学
数电实验
mutisim
数字电子技术
数字滤波器：MATLAB常用函数
数字滤波器：MATLAB常用函数数字滤波器的MATLAB与FPGA实现Altera
Verilog
版第2版MATLAB预备函数知识1MATLAB常用的信号产生函数 在进行数字信号处理仿真或设计时，经常需要产生随机信号
小小低头哥
·
2023-12-15 10:54
matlab
fpga开发
开发语言
【
Verilog
】 FPGA程序设计---
Verilog
基础知识
目录
Verilog
和VHDL区别
Verilog
和C的区别
Verilog
基础知识1
Verilog
的逻辑值2
Verilog
的标识符3
Verilog
的数字进制格式4
Verilog
的数据类型1)寄存器类型2)线网类型
无损检测小白白
·
2023-12-15 10:21
fpga开发
Verilog
快速入门（7）—— 4位数值比较器电路
Verilog
快速入门(1)四选一多路器(2)异步复位的串联T触发器(3)奇偶校验(4)移位运算与乘法(5)位拆分与运算(6)使用子模块实现三输入数的大小比较(7)4位数值比较器电路(8)4bit超前进位加法器电路
La fille, Lynn!
·
2023-12-15 02:58
fpga开发
Verilog
快速入门（8）—— 4bit超前进位加法器电路
Verilog
快速入门(1)四选一多路器(2)异步复位的串联T触发器(3)奇偶校验(4)移位运算与乘法(5)位拆分与运算(6)使用子模块实现三输入数的大小比较(7)4位数值比较器电路(8)4bit超前进位加法器电路
La fille, Lynn!
·
2023-12-15 02:58
fpga开发
单片机
嵌入式硬件
【FPGA】Quartus18.1打包封装网表文件（.qxp）详细教程
当我们在做项目的过程中，编写的底层
Verilog
代码不想交给甲方时怎么办呢？此时可以将源代码打包封装成网表文件（.qxp）进行加密，并且在工程中进行调用。
白码王子小张
·
2023-12-14 22:26
FPGA
fpga开发
Verilog
学习 | 用initial语句写出固定的波形
initialbeginia=0;ib=1;clk=0;#10ia=1;#20ib=0;#20ia=0;endalways#5clk=~clk;或者initialclk=0;initialbeginia=0;#10ia=1;#40ia=0;endinitialbeginib=1;#30ib=0;endalways#5clk=~clk;
weixin_41004238
·
2023-12-14 22:55
verilog学习
【FPGA/
verilog
-入门学习3】
verilog
脉冲计数
需求:1,在EN为高电平时，对输入的Pluse脉冲计数，每个上升沿计数一次2，EN为低电平时，输出计数值和计数完成状态需求分析:输入输出输入：clk，rest_n,i_en,pluse输出：o_cnt,o_state操作步骤输入端推进：步骤1，对pluse进行脉冲边沿检测，识别出每次上升沿，用于后续的计数输出端获取：步骤2，对输出o_state实现方式：在每一次en=0时识别为计数结束。可以用脉冲
王者时代
·
2023-12-14 22:17
verilog
&FPGA
fpga开发
学习
按照这4步走，不走弯路学习FPGA
1、掌握一门HDL语言这个你可以选择学习
verilog
也可以选择VHDL，有C语言基础的，建议选择
verilog
，也是目前比较多用到的语言类型，因为
verilog
很像C语言，
程老师讲FPGA
·
2023-12-14 20:00
fpga开发
学习
「
Verilog
学习笔记」根据状态转移写状态机-二段式
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网和三段式相比，就是将输出块和次态切换块合并。
KS〔学IC版〕
·
2023-12-14 19:45
Verilog学习笔记
学习
笔记
Verilog
eslint正确的安装步骤
本文篇幅较长，从以下几个方面展开：架构搭建
代码规范
提交规范单元测试自动部署本项目完整的代码托管在GitHub仓库，欢迎点
weixin_46787337
·
2023-12-14 15:37
前端
Verilog
基础：寄存器输出的两种风格
相关文章
Verilog
基础https://blog.csdn.net/weixin_45791458/category_12263729.html?
日晨难再
·
2023-12-14 14:20
Verilog基础
fpga开发
数字IC
硬件工程
Verilog
Verilog
基础：$random系统函数的使用
相关阅读
Verilog
基础编辑https://blog.csdn.net/weixin_45791458/category_12263729.html$random系统函数语法的BNF范式如下所示，有关
日晨难再
·
2023-12-14 14:20
Verilog基础
#
系统函数与系统任务
fpga开发
硬件工程
Verilog
数字IC
hdlbits系列
verilog
解答（mt2015_q4）-54
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述本次使用系列文章52和53中实现的子模块，实现以下组合逻辑电路。
zuoph
·
2023-12-14 13:31
verilog语言
fpga开发
「
Verilog
学习笔记」多bit MUX同步器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网输入数据暂存在data_reg中，使能信号data_en用打两拍的方式跨时钟域传输到时钟域B，最后data_out
KS〔学IC版〕
·
2023-12-14 13:37
Verilog学习笔记
学习
笔记
fpga开发
Verilog
【FPGA/
verilog
-入门学习10】
verilog
查表法实现正弦波形发生器
0，需求用查找表设计实现一个正弦波形发生器寻址的位宽是10位，数据量是1024个，输出的数据是16位1，需求分析数据量是1024个：x=linspace(0,2*pi,1024)输出数据是16位:y范围：0~2^16-1=0~65535y=(sin（x）+1)*65535/2寻址的位宽是10位输入是0~10231023占用10位操作步骤1，使用matlab生成数据，制作sin_rom.coe文件x
王者时代
·
2023-12-14 13:02
verilog
&FPGA
fpga开发
学习
上一页
13
14
15
16
17
18
19
20
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他