Verilog学习系列第28页

C#学习系列之装箱、拆箱、自定义转化

C#学习系列之装箱、拆箱、自定义转化啰嗦装箱拆箱自定义转化总结啰嗦学习基础。装箱装箱：值类型转化为引用类型。方便统一操作和存储。

arriettyandray·2023-11-02 17:39

FPGA基础知识

FPGA基础知识目录FPGA基础知识FPGA介绍数字集成电路分类PLDPLD分类：PLD原理HDL数字系统设计Verilog与C的区别：FPGA介绍数字集成电路分类通用集成电路：比如单片机，74系列IC

一只活蹦乱跳的大鲤鱼·2023-11-02 15:30

Verilog刷题[hdlbits] ：Module add

题目：ModuleaddYouaregivenamoduleadd16thatperformsa16-bitaddition.Instantiatetwoofthemtocreatea32-bitadder.Oneadd16modulecomputesthelower16bitsoftheadditionresult,whilethesecondadd16modulecomputestheuppe

卡布达吃西瓜·2023-11-02 14:56

【Verilog 教程】7.3 Verilog 串行 FIR 滤波器设计

串行FIR滤波器设计设计说明设计参数不变，与并行FIR滤波器参数一致。即，输入频率为7.5MHz和250KHz的正弦波混合信号，经过FIR滤波器后，高频信号7.5MHz被滤除，只保留250KMHz的信号。输入频率：7.5MHz和250KHz采样频率：50MHz阻带：1MHz-6MHz阶数：15（N=15）串行设计，就是在16个时钟周期内对16个延时数据分时依次进行乘法、加法运算，然后在时钟驱动下输

高山仰止景·2023-11-02 14:26

Modelsim自动化仿真——modelsim脚本不用学

每次编译Verilog程序后，都需要手动添加波形，还在这样低效率的操作么？解决办法——使用Modelsim脚本命令。

AccFPGA·2023-11-02 12:42

#parameter【FPGA】

在Verilog中，#parameter用于指定延迟时间。

cfqq1989·2023-11-02 08:33

MySQL 中的系统库之sys 系统库

MySQL学习系列系统库简介以下系统库的介绍，主要是扩展大家的知识面，因为系统库中的数据很重要，没有对MySQL有全面通盘的了解，不宜去操作其下的数据，而且对系统库的管理维护是是DBA的职责。

lang20150928·2023-11-02 08:51

MySQL 中的系统库之information_schema

MySQL学习系列1.什么是information_schemainformation_schema提供了对数据库元数据、统计信息以及有关MySQLServer信息的访问（例如：数据库名或表名、字段的数据类型和访问权限等

lang20150928·2023-11-02 07:20

MySQL 中的系统库之performance_schema

MySQL学习系列performance_schema1.什么是performance_schemaMySQL的performance_schema是运行在较低级别的用于监控MySQLServer运行过程中的资源消耗

lang20150928·2023-11-02 07:19

牛客网刷题-(9)

共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的PYTHON学习系列专栏

Aileen_0v0·2023-11-02 05:17

狂神学习系列04：MySQL+JDBC

狂神学习系列04：MySQL+JDBC声明：MySQL是基于杜老师的课程所编写，JDBC是基于狂神的课程所编写，本人才疏学浅，内容仅作参考文章目录狂神学习系列04：MySQL+JDBC1.数据库基本概念

cocochimp·2023-11-02 04:12

Quartus-ll 采用三种方法实现 D 触发器功能仿真及时序波形仿真详细步骤

2.1新建工程2.2创建原理图文件2.3编译原理图文件2.4创建VWF文件2.5波形仿真三、调用D触发器并仿真3.1新建工程3.2创建原理图文件3.3编译原理图文件3.4创建VWF文件3.5波形仿真四、用Verilog

网盘已清空，链接已失效·2023-11-02 00:04

java基础学习系列----第二课

Java学习第二天课程1.课程主要内容:(1).标识符(2).关键字(3).java基本数据类型(4).运算符(5).表达式和语句(6).分支(7).循环(8).方法(9).变量的作用域(10).递归调用2.知识定义:(1).标识符的定义与使用规则:(2).关键字的定义和展示:(3).java常量:(4).java变量:(5).程序的执行过程:

liugan5371375·2023-11-01 23:23

数据结构与算法-(7)---栈的应用拓展-前缀表达式转换+求值

共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的PYTHON学习系列专栏

Aileen_0v0·2023-11-01 22:12

Verilog语言要素（二）

1Verilog语言要素1.2标识符-关键字-属性1.2.1标识符(Identifier)规范原文如下：Anidentifierisusedtogiveanobjectauniquenamesoitcanbereferenced.Anidentifieriseitherasimpleidentifieroranescapedidentifier

xduryan·2023-11-01 22:46

Verilog语言要素（三）

1Verilog语言要素1.3常量（ConstantNumbers）规范原文如下：Constantnumberscanbespecifiedasintegerconstantsorrealconstants

xduryan·2023-11-01 22:46

C#学习系列之抽象类和抽象方法

C#学习系列之抽象类和抽象方法啰嗦抽象方法抽象类使用总结啰嗦学习基础抽象方法abstractpublicvoidFunc（）；在基类中如果使用abstract，不能有函数体，那么必须在派生类要用override

arriettyandray·2023-11-01 19:33

C#学习系列之虚方法和多态

C#学习系列之虚方法和多态啰嗦设计原则（六大类其中之一）基类的引用使用共性与差异虚方法和多态的武器使用其他总结啰嗦基础学习。设计原则（六大类其中之一）**依赖倒置原则：**依赖抽象类，不依赖具体类。

arriettyandray·2023-11-01 19:03

C#学习系列之构造函数

C#学习系列之构造函数啰嗦派生类及构造函数使用总结啰嗦基础学习派生类及构造函数调用顺序：实例成员初始化->基类构造函数->派生类构造函数。

arriettyandray·2023-11-01 19:03

C#学习系列之密闭类、接口、结构和类

C#学习系列之密闭类、接口、结构和类啰嗦密闭类接口结构和类总结啰嗦基础学习密闭类类似string这种不想再继续继承和修改下去，使用sealed声明。

arriettyandray·2023-11-01 19:59

mybatis连接mysql数据库步骤_框架学习系列 mybatis 第一篇 mybatis简介&原生jdbc连接分析...

框架学习系列mybatis第一篇mybatis简介&原生jdbc连接分析凯哥Java凯哥java本节主要内容1：mybatis的介绍2：原始jdbc问题分析3:JDBC演变成mybatis的过程4：总结

看过世界·2023-11-01 19:08

Mybatis学习系列一入门简介

mybatis是一个基于java的持久层框架半自动的ORM框架（ObjectRelationshipMapping）对象关系映射持久化持久化是将程序数据在持久状态和瞬时状态间转换的机制。通俗的讲，就是瞬时数据（比如内存中的数据，是不能永久保存的）持久化为持久数据（比如持久化至数据库中，能够长久保存）。持久化的主要应用是将内存中的对象存储在数据库中，或者存储在磁盘文件中、XML数据文件中等等。持久层

c_c_19_n_u·2023-11-01 18:32

spring 5.0.x源码学习系列八: 实例化bean之使用构造方法创建bean、自动装配与循环依赖

前言上篇博客spring5.0.x源码学习系列七:后置处理器ConfigurationClassPostProcessor之BeanFactoryPostProcessor身份主要介绍了ConfigurationClassPostProcessor

avengerEug·2023-11-01 18:36

FPGA设计CPU书籍

1、自己动手写CPU 本书使用VerilogHDL设计实现了一款兼容MIPS

电路_fpga·2023-11-01 15:08

微服务架构学习与思考(03)：微服务总体架构图解

微服务架构学习系列文章：微服务架构学习与思考(01)：什么是微服务？微服务的优势和劣势微服务架构学习与思考(02)：微服务实施的前提条件？有哪些问题需要思考？

九卷技术录·2023-11-01 14:15

Verilog inout端口使用详解

理解来源特权同学-https://www.eefocus.com/ilove314/blog/11-09/231507_10e01.htmlinout用法浅析有感于之前IIC通信中第一次使用verilog

jk_101·2023-11-01 10:24

【【FIFO to multiplier to RAM的 verilog 代码和 testbnench 】】

FIFOtomultipliertoRAM的verilog代码和testbnench只完成了单个数据的传输大数据需要修改tb或者基本连线FIFO.v//synchronousfifomoduleFIFO_syn

ZxsLoves·2023-11-01 10:21

线描速写（69）品茗系列

其实也没有懒，只是换了个新的学习系列内容，国风场景水彩。跨度好大，各种从零开始，啥啥啥不会。形式不一样就也不一样了。

手绘者焕新·2023-11-01 07:17

python字典zip函数_Python学习系列之zip函数

目录一、zip函数(内建函数)1.1定义Python2：zip()函数用于将可迭代的对象(字典，列表，元组，集合，字符串等)作为参数，将对象中对应的元素打包成一个个元组，然后返回由这些元组组成的列表。Python3：zip()函数用于将可迭代的对象作为参数，将对象中对应的元素打包成一个个元组，然后返回由这些元组组成的对象，这样做的好处是节约了不少的内存。我们可以使用list()转换来输出列表。Py

李阁雅·2023-11-01 06:45

【Java】基于【Mybatis】框架学习系列——Mybatis增删改查（CURD）

个人主页：Ali,S最近更新：2022年7月2日⛽Java框架学习系列：Mybatis框架⛳Java基础学习系列：面向对象飞机大战通信仿真学习系列：【硬件】【通信】【MATLAB】个人简介：通信工程本硕

Ali.s·2023-11-01 05:44

VScode配置verilog环境(代码补全，报错，波形仿真)

VScode配置verilog环境在win11的系统里，ise软件不能运行，而在虚拟机中ise的配置也很费劲，今天在这里教大家在VScode中玩转Verilog。

晓山青.·2023-11-01 05:24

vscode搭建Verilog环境

VScode搭建Verilog源码开发环境记录【2023-7-21更新】目录VScode搭建Verilog源码开发环境记录【2023-7-21更新】一、从官网下载安装VScode二、登录账号同步数据（如果已有

月见团子tsukimi·2023-11-01 05:53

Windows下高效Verilog/System Verilog 开发环境搭建

Windows下高效Verilog/SystemVerilog开发环境搭建0.前言在我们工程设计的过程中，经常会存在不直接跑EDA软件（如VivadoQuartus）编写Verilog以及SV代码的情景

Jasper兰·2023-11-01 05:52

用Vscode编辑verilog代码配置

这篇教程感觉很详细了，我这里分享一下vscode和插件的安装包链接，都是官网下载的，放心食用：用VSCode编辑verilog代码、iverilog编译、自动例化、自动补全、自动格式化等常用插件链接：https

ChipChatter·2023-11-01 05:22

在VSCode中配置Verilog仿真环境（详细示例）

引言最近刚接触数字逻辑这门课，需要用到Verilog并配套Vivado编程，但是本人觉得Vivado内的操作较为繁琐，并且课上对Verilog涉及不多，容易导致新手在实际编写时遇到各种问题。

啥也不ⅠⅪ·2023-11-01 05:22

vscode配置Verilog环境（Vivado+vscode）

vscode配置Verilog环境（Vivado+vscode）一.替换vivado默认文本编辑器二.在vscode中安装相关插件1.安装verilog扩展2.实现自动纠错3.自动生成Testbench

龙山小花花·2023-11-01 05:51

Vscode环境下Verilog / System Verilog格式化工具推荐及安装配置方法

最近尝试了几款Verilog代码格式化工具，之前一直没有找到效果十分满意的工具，这次找到了谷歌推出的这款工具，同时支持Verilog和SystemVerilog，效果非常好，支持自定义的格式化参数也很丰富

lanclouds·2023-11-01 04:20

VSCode配置Verilog/SystemVerilog开发环境（四）常用操作

模板创建1.2.补全设置修改1.3.快捷键修改2.编辑效率的提升本节将要实现的功能：快速代码片段编辑效率的提升待更新1.快速代码片段1.1.模板创建使用VSCODE自带的Snippets实现快速代码片段，对Verilog

X-ONE·2023-11-01 04:18

VSCode配置Verilog/SystemVerilog开发环境（五）实战技巧

目录VSCode配置Verilog/SystemVerilog开发环境（五）实战技巧1.双向端口，快速插入字符VSCode配置Verilog/SystemVerilog开发环境（五）实战技巧Verilog

X-ONE·2023-11-01 04:48

system verilog VSCode Windows 配置简述

systemverilogVSCodeWindows配置简述本文章的目的并非完全在VSCode中进行systemverilog编程，而是以vivado为核心，将VSCode作为编译器。

Jarden_·2023-11-01 04:16

C#学习系列之继承

C#学习系列之继承啰嗦继承使用特殊基类隐藏方法实际使用总结啰嗦基础学习。继承一个类派生于另一个基类型，它拥有该基础类型的所有成员字段和函数。A派生于B，继承A的所有东西，同时可以增加自己的东西。

arriettyandray·2023-11-01 03:02

verilog语言学习

1.时延2.一位全加器设计：三种建模方式实际的设计中往往是这三种设计模式的混合3.4.5.6.7.建立模型时信号的连接（重点）8.initial语句9.always语句在always中不能同时判断同一个信号的上升沿（posedge）和下降沿(negedge),这是语法错误。10.阻塞语句和非阻塞语句（重点），要理清输出信号的逻辑关系心得：1、always模块内部的语句，非阻塞（<=)语句是并发执行

独在黑夜丶看湖面·2023-10-31 23:18

SV -- Array 数组

SV–Array整理下systemverilog中数组的用法，备忘。

love小酒窝·2023-10-31 12:30

SV -- Assertions 断言

SV–Assertions断言文章目录SV--Assertions断言1.简介1.1立即断言2.SVA(systemverilogassertion)2.1Sequence2.2Property2.2.1implication2.2.2repetition

love小酒窝·2023-10-31 12:00

Linux进程间通信：dbus的使用（2）—— D-Bus介绍及signal、method测试例程

本文整理自：D-Bus学习系列文章-恺风.CSDN总体介绍D-Bus的三个层面D-Bus是一个为应用程序间通信的消息总线系统,用于进程之间的通信。

R-QWERT·2023-10-31 08:12

牛客网刷题-(8)

共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的PYTHON学习系列专栏

Aileen_0v0·2023-10-31 06:50

Verilog硬件编程基础语法笔记

Verilog笔记行为仿真assign：assign相当于连线，一般是将一个变量的值不间断地赋值给另一个变量，就像把这两个变量连在一起，所以习惯性的当做连线用，比如把一个模块的输出给另一个模块当输入。

DYBOY·2023-10-31 03:18

强化学习系列 - 刘建平Pinard

强化学习（一）模型基础强化学习（二）马尔科夫决策过程(MDP)强化学习（三）用动态规划（DP）求解强化学习（四）用蒙特卡罗法（MC）求解强化学习（五）用时序差分法（TD）求解强化学习（六）时序差分在线控制算法SARSA强化学习（七）时序差分离线控制算法Q-Learning强化学习（八）价值函数的近似表示与DeepQ-Learning强化学习（九）DeepQ-Learning进阶之NatureDQN

yuzhounh·2023-10-31 03:45

hdlbits系列verilog解答（全加器）-26

文章目录一、问题描述二、verilog源码三、仿真结果一、问题描述在本练习中，您将创建一个具有两个层次结构级别的线路。

zuoph·2023-10-31 00:50

quartus+modesim仿真验证基本流程（使用自带仿真波形编辑器）

对于初学者的好处在于不用写verilog格式的testbench，可以直观的编辑要输入的信

zuoph·2023-10-31 00:50

推荐频道

Verilog学习系列

C#学习系列之装箱、拆箱、自定义转化

FPGA基础知识

Verilog刷题[hdlbits] ：Module add

【Verilog 教程】7.3 Verilog 串行 FIR 滤波器设计

Modelsim自动化仿真——modelsim脚本不用学

#parameter【FPGA】

MySQL 中的系统库之sys 系统库

MySQL 中的系统库之information_schema

MySQL 中的系统库之performance_schema

牛客网刷题-(9)

狂神学习系列04：MySQL+JDBC

Quartus-ll 采用三种方法实现 D 触发器功能仿真及时序波形仿真详细步骤

java基础学习系列----第二课

数据结构与算法-(7)---栈的应用拓展-前缀表达式转换+求值

Verilog语言要素（二）

Verilog语言要素（三）

C#学习系列之抽象类和抽象方法

C#学习系列之虚方法和多态

C#学习系列之构造函数

C#学习系列之密闭类、接口、结构和类

mybatis连接mysql数据库步骤_框架学习系列 mybatis 第一篇 mybatis简介&原生jdbc连接分析...

Mybatis学习系列一 入门简介

spring 5.0.x源码学习系列八: 实例化bean之使用构造方法创建bean、自动装配与循环依赖

FPGA设计CPU书籍

微服务架构学习与思考(03)：微服务总体架构图解

Verilog inout端口使用详解

【【FIFO to multiplier to RAM的 verilog 代码 和 testbnench 】】

线描速写（69）品茗系列

python字典zip函数_Python学习系列之zip函数

【Java】基于【Mybatis】框架学习系列——Mybatis增删改查（CURD）

VScode配置verilog环境(代码补全，报错，波形仿真)

vscode搭建Verilog环境

Windows下高效Verilog/System Verilog 开发环境搭建

用Vscode编辑verilog代码配置

在VSCode中配置Verilog仿真环境（详细示例）

vscode配置Verilog环境（Vivado+vscode）

Vscode环境下Verilog / System Verilog格式化工具推荐及安装配置方法

VSCode配置Verilog/SystemVerilog开发环境（四）常用操作

VSCode配置Verilog/SystemVerilog开发环境（五）实战技巧

system verilog VSCode Windows 配置简述

C#学习系列之继承

verilog语言学习

SV -- Array 数组

SV -- Assertions 断言

Linux进程间通信：dbus的使用（2）—— D-Bus介绍及signal、method测试例程

牛客网刷题-(8)

Verilog硬件编程基础语法笔记

强化学习系列 - 刘建平Pinard

hdlbits系列verilog解答（全加器）-26

quartus+modesim仿真验证基本流程（使用自带仿真波形编辑器）

Mybatis学习系列一入门简介

【【FIFO to multiplier to RAM的 verilog 代码和 testbnench 】】