E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog学习系列
FPGA
Verilog
HDL 系列实例--------步进电机驱动控制
【连载】FPGA
Verilog
HDL系列实例
Verilog
HDL之步进电机驱动控制步进电机的用途还是非常广泛的，目前打印机，绘图仪，机器人等等设备都以步进电机为动力核心。
weixin_33726313
·
2023-10-25 17:24
Verilog
HDL题库练习--题目来源HDLBits
写在开头：HDLBits上有很多
Verilog
HDL语言的题目，题目很有价值，有些题目也很有意思，让人脑洞打开。更重要的是，通过每道题目的铺垫以及层层递进的难度，让我对硬件电路有了更深刻的理解。
Cheeky_man
·
2023-10-25 17:21
数字IC
学习总结
FPGA
Verilog
HDL
（146）
Verilog
编程：8线-3线优先编码器
（146）
Verilog
编程：8线-3线优先编码器1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）
Verilog
编程：8线-3线优先编码器；5）结束语。
宁静致远dream
·
2023-10-25 17:50
FPGA求职核心竞争力
fpga开发
HDLBits-
Verilog
学习小结（三）Vector
目录1Vector简述2Vector基础2.1DeclaringVectors2.1.1Implicitnets2.1.2Unpackedvs.PackedArrays2.2AccessingVectorElements2.2.1Partselect2.2.2splitsaninput2.2.3Reversethebyte2.3Bitewiseoperators2.3.1Bitewisevslog
Ryzen3
·
2023-10-25 17:17
Verilog
verilog
Verilog
开发神器--
Verilog
Mode
“
Verilog
mode插件，提升
verilog
开发效率，让摸鱼变得顺理成章。”
CrazyUncle
·
2023-10-25 17:17
Linux
Verilog
集成电路
vim
linux
verilog_mode
生成代码
自动例化
hdlbits系列
verilog
解答（向量级联）-18
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述级联运算符允许将向量连接在一起以形成更大的向量。
zuoph
·
2023-10-25 17:17
verilog语言
fpga开发
HDLBits答案汇总
HDLBits网站链接
Verilog
LanguageBasicsVectorsModules:HierarchyProceduresMore
Verilog
FeaturesCircuitsCombinationalLogicBasicgatesMultiplexersArithmeticCircuitsKarnaughMap
日拱一卒_未来可期
·
2023-10-25 09:42
verilog
HDLBits答案(3)_
Verilog
模块的例化与调用
HDLBits_
Verilog
模块的例化与调用HDLBits链接模块只要使用的所有模块都属于同一个项目，就可以通过在模块内部实例化一个模块来创建模块的层次结构。
日拱一卒_未来可期
·
2023-10-25 09:12
verilog
Ubuntu下Icarus的i
verilog
+gtkwave的FPGA波形仿真
i
verilog
+vvp+gtkwave相当于modelsim等波形仿真工具，i
verilog
+gtkwave完全免费，但是modelsim软件需要破解。
OpenS_Lee
·
2023-10-25 04:59
【Chips】如何用DPI调用C++程序，并成功仿真
Title：如何用DPI调用C++程序，并成功仿真前言之前试了用DPI调用C程序，很方便，两行解决：一行在
Verilog
/SV中加import"DPI-C"functionint函数名；一行在VCScompile
仰天倀笑
·
2023-10-24 22:14
数字IC与芯片
DPI
VCS
verlog
芯片
集成电路
深度
学习系列
51：hugging face加速库optimum
1.普通模型Optimum是huggingfacetransformers库的一个扩展包，用来提升模型在指定硬件上的训练和推理性能。Optimum支持多种硬件，不同硬件下的安卓方式如下：如果是国内安装的话，记得加上-ihttps://pypi.tuna.tsinghua.edu.cn/simple。huggingface目前是被墙的状态，在使用示例代码时，需要将模型离线下载下来使用。如下图，模型离
IE06
·
2023-10-24 16:09
深度学习系列
深度学习
人工智能
深度
学习系列
52：多目标跟踪
1.评价指标1）FP：FalsePositive，即真实情况中没有，但跟踪算法误检出有目标存在。2）FN：FalseNegative，即真实情况中有，但跟踪算法漏检了。3）IDS：IDSwitch，目标ID切换的次数。4）MOTA:MultipleObjectTrackingAccuracy，多目标跟踪准确度。5）IDF1:IDF1得分，正确身份标签赋予的检测框与平均groundtruth和计算的
IE06
·
2023-10-24 16:04
深度学习系列
1024程序员节
Verilog
/C++实现排序算法
Verilog
/C++实现排序算法1、冒泡排序算法冒泡排序是一种简单的交换类排序。冒泡排序算法的原理如下：1、比较相邻的元素。如果第一个比第二个大，就交换他们两个。
OliverH-yishuihan
·
2023-10-24 15:39
数据结构与算法
排序算法
算法
数据结构
联邦学习笔记（五）：联邦学习模型压缩提升通讯效率
联邦学习模型压缩联邦学习流程数据处理模型构造模型压缩函数模型广播和聚合函数模型训练其他函数结果模型准确率和loss值模型准确率模型loss值联邦学习传输数据量广播时需要传输的数据量聚合时需要传输的数据量实验总结写在前面:该联邦
学习系列
博客
young_monkeysun
·
2023-10-24 11:48
联邦学习笔记
深度学习
神经网络
tensorflow
TFF
FPGA实现UDP视频传输，带抓拍和录像功能，纯
verilog
代码 提供工程源码和技术支持
UDP视频传输详细设计方案ov5640寄存器配置UDP发送设计6、vivado工程详解7、上板调试验证并演示8、验证演示视频9、福利：工程代码的获取1、前言目前网上的fpga实现udp基本生态如下：1：
verilog
9527华安
·
2023-10-24 10:40
菜鸟FPGA以太网专题
菜鸟FPGA图像处理专题
fpga开发
udp
ov5640
图像处理
网络通信
紫光同创FPGA实现图像去雾 基于暗通道先验算法 纯
verilog
代码加速 提供2套工程源码和技术支持
目录1、前言免责声明本去雾模块的特点2、目前我这里已有的图像处理方案3、设计思路框架SD卡初始化SD卡读操作SD卡读图片OV5640摄像头配置及采集HDMA图像缓存输入输出视频HDMA缓冲FIFOHDMA控制模块图像去雾模块详解HDMI输出4、PDS工程1详解：SD卡提供有雾图片5、PDS工程2详解：OV5640输入6、上板调试验证并演示准备工作SD卡制作静态演示动态演示7、福利：工程源码获取紫光
9527华安
·
2023-10-24 10:05
菜鸟FPGA图像处理专题
fpga开发
紫光同创FPGA
图像去雾
暗通道先验算法
verilog
1024程序员节
Hive正则表达式
参考维基百科、HadoopHive概念
学习系列
之hive的正则表达式初步（六）和Hive正则匹配函数之前没有在意过正则表达式，但是工作组不可避免的遇到了，感觉也比较重要，就花点时间理解一下。
小碧小琳
·
2023-10-24 09:10
Xilinx的FIR滤波器IP的设计与仿真
平台：Vivado2021.1芯片：xcku115-flva1517-2-i(active)语言：
Verilog
HDL参考文件：pg149.下载地址FIRCompilerLogiCOREIPProductGuide
爱漂流的易子
·
2023-10-24 09:23
fpga开发
matlab
Vue+Electron
学习系列
(三) -- 自动更新
Vue+Electron
学习系列
1️⃣Vue+Electron
学习系列
(一)--初识2️⃣Vue+Electron
学习系列
(二)--打包发布3️⃣Vue+Electron
学习系列
(三)--自动更新4️⃣Vue
Bennett_G
·
2023-10-24 09:35
vue
Electron
vue
electron
(一)深度
学习系列
之LeNet-5网络介绍以及pytorch代码实现手写数字识别
论文链接：Gradient-basedlearningappliedtodocumentrecognition一.网络结构介绍LetNet-5是在1998年提出的一个比较简单的神经网络，但是其包含深度学习的基本模块：卷积层、池化层以及全连接层，其结构如图1所示。图1：LeNet-5网络结构图1.网络各层参数解析：1.1INPUT层：首先是数据输入层，输入图像尺寸统一是归一化后的32x32。1.2C
老邱生
·
2023-10-24 02:00
深度学习
神经网络
cnn
python
Verilog
编译预处理
文章目录一、简介二、宏定义`define三、文件包含`include四、时间尺度`timescale五、条件编译`ifdef参考一、简介编译预处理是
Verilog
HDL编译系统的一个组成部分。
暴风雨中的白杨
·
2023-10-23 22:17
FPGA
fpga
预编译
ifdef
Verilog
generate
Verilog
generate文章目录
Verilog
generategenerate用法generate-forgenerate-ifgenerate-case应用分析1.循环生成构造2.条件生成构造3
暴风雨中的白杨
·
2023-10-23 22:47
FPGA
fpga开发
讲解：CSCI 2121、Assembly Language、Python，c/c++、Java，PythonSQ
CSCI2121:ComputerOrganizationandAssemblyLanguageLab4DesignSequentialCircuitsin
Verilog
IIThursday14thFebruary
tk81440
·
2023-10-23 20:05
（pytorch-深度
学习系列
）pytorch数据操作
pytorch数据操作基本数据操作，都详细注释了，如下：importtorch#5x3的未初始化的Tensorx=torch.empty(5,3)print("5x3的未初始化的Tensor:")print(x)print("******************************")#5x3的随机初始化的Tensor:x=torch.rand(5,3)print("5x3的随机初始化的Ten
我是一颗棒棒糖
·
2023-10-23 18:39
DeepLearning学习
python
numpy
深度学习
FPGA ZYNQ VIVADO创建IP核点亮LED灯 方式一
这里写自定义目录标题PL端纯
Verilog
语言创建IP核实现点亮LED灯工使用设备ZYNQ7010，选择设备型号XC7Z010CLG400-1根据以下流程完成本次创建时钟频率50MHZ，周期T=20ns
对不起当时的转身
·
2023-10-23 15:36
fpga开发
ip
ZYNQ
7010
Verilog
北邮22级信通院数电：
Verilog
-FPGA（6）第六周实验：全加器
没时间写解析了等之后慢慢补吧实验效果参考视频链接：数电第六周实验全加器_哔哩哔哩_bilibili一.
verilog
代码add.vmoduleadd_in
青山入墨雨如画
·
2023-10-23 15:03
北邮22级信通院数电实验
fpga开发
Promethus
学习系列
（三十五）之报警简介
使用普罗米修斯进行警报分为两部分。Prometheus服务器中的警报规则会向Alertmanager发送警报。然后，Alertmanager管理这些警报，包括静音，禁止，聚合以及通过电子邮件，PagerDuty和HipChat等方法发送通知。设置警报和通知的主要步骤如下：设置并配置Alertmanager配置Prometheus与Alertmanager交谈在Prometheus中创建警报规则Pr
飞雪K
·
2023-10-23 13:14
System
verilog
从Testbench中dump出所需要的数据代码
下面是一个System
verilog
的dump示例代码：`defineDUMP_PATH$sformatf(".
海绵笨笨
·
2023-10-23 12:15
随笔记录
经验分享
Python学习笔记—基本语法
在windows下可以不写第一行注释2、多行注释’’’和”””，用法类似
verilog
中的/**/如’’’第一行注释第二行注释‘’‘3、多行语句表示一般最好是一行写完一条语句，如果为了阅读方便，或者语句很长
亮子量子
·
2023-10-23 03:48
python
【【萌新的FPGA学习之快速回顾 水 水 】】
萌新的FPGA学习之快速回顾水水上一条FPGA的更新在925并且2个礼拜没写
verilog
了正好刷新一下记忆FPGACPUDSP的对比在数字电路发展多年以来，出现了CPU、DSP和FPGA三种经典器件，
ZxsLoves
·
2023-10-23 03:17
FPGA学习
fpga开发
学习
手把手带你实现SDRAM控制器（带
Verilog
代码）
上篇博客，我们了解了SDRAM的控制命令以及寻址方式，SDRAM芯片需要配合专门的控制电路使用才能发挥功能，这一节我们将一步步分析，使用
Verilog
搭建一个SDRAM驱动控制器。
背影疾风
·
2023-10-23 02:23
fpga开发
学习
嵌入式硬件
FPGA的斐波那契数列Fibonacci设计
verilog
，代码和视频
名称：斐波那契数列Fibonacci设计
verilog
软件：Quartus语言：
Verilog
代码功能：设计一个产生斐波那契数列（也叫黄金分割数列）的硬件电路:斐波那契数列中每个数为其相邻前两个数的和:
蟹代码丫
·
2023-10-23 01:23
fpga开发
斐波那契数列
verilog
Fibonacci
数列
FPGA设计FIR滤波器低通滤波器，代码及视频
名称：FIR滤波器低通滤波器软件：Quartus语言：
Verilog
/VHDL本资源含有
verilog
及VHDL两种语言设计的工程，每个工程均可实现以下FIR滤波器的功能。
蟹代码丫
·
2023-10-23 01:21
fpga开发
FIR
低通滤波器
verilog
VHDL
【Spring Boot 源码学习】HttpEncodingAutoConfiguration 详解
SpringBoot源码
学习系列
HttpEncodingAutoConfiguration详解引言往期内容主要内容1.CharacterEncodingFilter2.HttpEncodingAutoConfiguration2.1
Huazie
·
2023-10-23 00:34
开发框架-Spring
Boot
Spring
Boot
源码学习
Http编码配置类
自定义字符编码映射
牛客网刷题-(1)
共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的PYTHON
学习系列
专栏
Aileen_0v0
·
2023-10-22 22:51
python学习
windows
python
学习
开发语言
前端
算法
数据结构与算法-(9)---双端队列(Deque)
共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的PYTHON
学习系列
专栏
Aileen_0v0
·
2023-10-22 22:20
数据结构与算法
python学习
python
开发语言
算法
数据结构
线性回归
排序算法
动态规划
数据结构与算法
学习系列
-2-常见的数据结构-链表
常见的数据结构-链表链表基本概念链表存在多种形式1.单链表基本实现和特性重点概念操作2.循环链表基本实现和特性3.双向链表基本概念和特性操作3.静态链表基本概念和特性常考面试题链表基本概念链表是一种物理存储单元上非连续、非顺序的存储结构，数据元素的逻辑顺序是通过链表中的指针链接次序实现的链表存在多种形式1.单链表基本实现和特性每个结点包括两个部分：一个是存储数据元素的数据域，另一个是存储下一个结点
lobster爱前端
·
2023-10-22 21:37
数据结构
算法
数据结构
链表
学习
数据结构
学习系列
之双向链表的翻转
双向链表的翻转：与单向链表翻转的思路一致，都是将第0个数据结点后面的所有数据结点，依次头插到头结点和第0个数据结点之间即可，代码如下：示例代码：//翻转intfilp_dplink_list(node_t*phead){if(NULL==phead){printf("入参为NULL,请检查..\n");return-1;}if(NULL==phead->next){printf("只有一个头结点\
少年维克多
·
2023-10-22 21:02
数据结构学习系列
数据结构
学习
算法
双向链表
翻转
数据节点
前驱后继指针
Verilog
和system
Verilog
中force和release语法
force和release在程序中经常会遇到force和release，如下：addu_add(.a(a1),.b(b1),.c(c1));initialbegina1=2'b1;b1=2'b1;#20forceu_add.a=2'd2;#10releaseu_add.a;end对force和release的作用进行说明：在u_add模块中，a接口与a1相连，b接口与b1相连，c接口与c1相连，那
狮子座硅农（Leo ICer）
·
2023-10-22 18:38
systemVerilog语法
systemVerilog
System
verilog
作用域解析运算符 ::
ClassscoperesolutionoperatorSystem
verilog
作为面向对象的编程语言，很多特性参考Java，CPP。
劲仔小鱼
·
2023-10-22 18:36
systemverilog
systemverilog
杂谈：DC对
Verilog
和System
Verilog
语言的支持
DC对
Verilog
和System
Verilog
语言的支持设计语言用哪种？DesignCompiler对二者的支持简单的fsm电路测试测试结果对比写在最后设计语言用哪种？
IMMUNIZE
·
2023-10-22 18:04
ic
design
compiler
UVM-什么是UVM方法学
概念简介百度对UVM的解释如下：通用验证方法学（UniversalVerificationMethodology,UVM）是一个以System
Verilog
类库为主体的验证平台开发框架，验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境
mrbone11
·
2023-10-22 13:40
uvm
uvm
systemverilog
验证
方法学
hdlbits系列
verilog
解答（内部wire）-09
文章目录wire线网类型介绍一、问题描述二、
verilog
源码三、仿真结果wire线网类型介绍wire线网类型是
verilog
的一种数据类型，它是一种单向的物理连线。
zuoph
·
2023-10-22 11:14
verilog语言
fpga开发
hdlbits系列
verilog
解答(向量）-11
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述向量用于使用一个名称对相关信号进行分组，以使其更易于操作。
zuoph
·
2023-10-22 11:14
verilog语言
fpga开发
hdlbits系列
verilog
解答（异或非门）-08
文章目录wire线网类型介绍一、问题描述二、
verilog
源码三、仿真结果wire线网类型介绍wire线网类型是
verilog
的一种数据类型，它是一种单向的物理连线。
zuoph
·
2023-10-22 11:44
verilog语言
fpga开发
IC设计高级001：
verilog
定位手段
1、
Verilog
添加定位手段的重要性？
Verilog
定位手段能够达到以下效果：方便FPGA版本定位、方便样品测试定位、防止他人将无法定位的故障推脱到自己身上。2、添加定位手段的时间？
IC小鸽
·
2023-10-22 11:42
IC设计
verilog
芯片定位
芯片监控
hdlbits系列
verilog
解答(7458芯片）-10
文章目录wire线网类型介绍一、问题描述二、
verilog
源码三、仿真结果wire线网类型介绍wire线网类型是
verilog
的一种数据类型，它是一种单向的物理连线。
zuoph
·
2023-10-22 11:12
verilog语言
fpga开发
System
Verilog
学习——数据类型
System
Verilog
学习——数据类型1.内建数据类型1.1逻辑数值类型1.2符号类型!
仰望星空的小马可
·
2023-10-22 10:10
SV
fpga开发
System
Verilog
学习笔记1——基本概念
数据类型logic和reg、wire的区分和联系：-
Verilog
作为硬件描述语言，designer懂得所描述
菜鸡想要飞
·
2023-10-22 10:10
SystemVerilog
学习笔记
功能测试
测试用例
测试覆盖率
System
Verilog
学习笔记——随机约束和分布
文章目录1、随机约束和分布1.1为何需要随机？1.2为何需要约束？1.3需要随机什么？1.4声明随机变量的类2、什么是约束？2.1权重分布2.2约束块控制3.随机函数3.1pre_randomize()和post_randomize()函数3.2随机化个别变量1、随机约束和分布1.1为何需要随机？芯片体积增大，复杂度越来越高，定向测试已无法满足验证的需求，而随机测试的比例逐渐提高；定向测试能找到认
飞向星河
·
2023-10-22 10:07
11
硬件工程
上一页
27
28
29
30
31
32
33
34
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他