Verilog学习系列第30页

Robei EDA工具使用/图像处理/卷积滤波/UART/I2C/SPI

六Robei使用Ctrl+Z撤销Ctrl+Y恢复撤销parameterA=1；宏定义`define新建.h文件并将其include例化在Verilog中，底层模块的接口不仅可以与顶层模块的端口相连，还可以与顶层模块中的变量

Wolverin3·2023-10-28 13:30

RISC-V内核的32位微控制器设计与Verilog实现：从原理到代码的完整指南

第一部分：RISC-V内核的32位微控制器简介1.RISC-V简介RISC-V（读作“risk-five”）是一个开放的指令集架构（ISA），它是为各种计算设备设计的，从微控制器到超级计算机。与其他商业指令集不同，RISC-V是免费和开源的，这意味着任何人都可以使用、修改和分发它。2.为什么选择RISC-V？开放源代码：RISC-V的开放性意味着设计者可以根据自己的需求定制核心，而不受制于特定供应

快撑死的鱼·2023-10-28 11:10

备忘坑基于 FPGA，risc-v Verilog HDL和Linux 等源码组装个人主用主机

分为两步走，step1,用一个小型的fpga开发板做一个能跑，但性能有限的小主机；step2,用一款性价比极高，性能够强的FPGA板子，重复step1的工作；step3,开机干活

Eloudy·2023-10-28 11:36

[RISC-V]verilog

小明教IC-1天学会verilog(7)_哔哩哔哩_bilibilitask不可综合，function可以综合

ldinvicible·2023-10-28 11:03

FPGA驱动OLED Verilog代码（五）------ 动态显示字符

一、概述前面已经介绍了向RAM中写入静态字模数据来显示静态的字符和汉字。接下来实现动态显示字符在OLED屏的不同位置。动态显示字符的核心就是从ROM中读取字符的字模，但取出来的字模数据如果直接写进RAM的话，只能实现字符在某一页的显示，而不能实现任意坐标下的显示。所以在写进RAM之前，我们应该对字模数据做一定处理，然后再写进RAM中。接着RAM读取模块（前面已经介绍过了，本次会改变等待的值，提高一

努力向前的小徐·2023-10-28 06:19

吴恩达《机器学习》1-4:无监督学习

参考资料：[中英字幕]吴恩达机器学习系列课程黄海广博

不吃花椒的兔酱·2023-10-28 05:08

C#2.0类和对象学习系列之构造函数

在对象创建的时刻，有一个方法自动执行。我们称这种方法为构造函数。语法上，C#构造函数与其所在的类名相同，而且不返回任何值（甚至void都不用写）。一个类可以：1.没有构造函数。这种情况下C，#编译器会自动提供一个默认的构造函数，即没有任何参数的构造函数，默认构造函数都是公有的2.有一个构造函数。这种情况下，总是调用这一个构造函数，编译器将不会提供默认构造函数。3.有多个构造函数。多个构造函数以不同

zhujiazhao123·2023-10-28 04:40

C#温故而知新学习系列之面向对象编程—7-构造函数

构造函数构造函数又叫构造方法，其实就是对类进行初始化，构造函数与类同名，无返回值，也不需要void，在new时候调用所有的类都有构造函数，如果你不写构造函数的话，系统默认生成空的构造函数，若你有自定义的构造函数，那么默认的构造函数就失效了，也就是说，由于你没有在Cat类中定义过构造函数，C#会生成一个空的构造函数Cat()，当然这个空的函数什么也不做，只是为了让能顺利的实例化而已Catcat=ne

孟林-David.Meng·2023-10-28 03:06

C#学习系列之CollectionViewSource

C#学习系列之CollectionViewSource啰嗦了解CollectionViewCollectionViewSource使用使用步骤·注：DATA相当于把数据传输给wayCvs引用总结啰嗦在项目中运用到了

arriettyandray·2023-10-28 03:35

【vim 学习系列文章 12 -- vimrc 那点事】

文章目录系统级及本地vimrc文件设置vimrc的路径系统级及本地vimrc文件当Vim启动时，编辑器会去搜索一个系统级的vimrc文件来进行系统范围内的默认初始化工作。这个文件通常在你系统里$VIM/vimrc的路径下，如果没在那里，那你可以通过在Vim里面运行:version命令来找到它的正确存放位置。比如说，在我这里，这个命令的相关部分的输出结果如下：：version.........sys

CodingCos·2023-10-28 02:00

Vivado :ERROR: [VRFC 10-1342] root scope declaration is not allowed in verilog 95/2K mode

经过测试，将文件中包含的头文件的位置从模块名上方移到下方即可`include"parameter.vh"moduletop(clk,rst,bus_data);endmodule改为moduletop(clk,rst,bus_data);`include"parameter.vh"endmodule

一只迷茫的小狗·2023-10-27 22:25

Systemverilog中使用interface连接testbench和dut的端口

1.dut的端口声明如下，文件名为top.v：moduletop(inputclk,inputrst_n,inputwr_n,inputrd_n,inputcs0_n,inputcs7_n,input[15:0]bus_addr_in,//UART淇″彿inputrx0_d,outputtx0_d,);2.定义interface接口，文件名为top_if.sv；interfacetop_if(in

一只迷茫的小狗·2023-10-27 22:43

北邮22级信通院数电：Verilog-FPGA（7）第七周实验（2）：BCD七段显示译码器（关注我的uu们加群咯~）

跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~一.verilog

青山入墨雨如画·2023-10-27 22:25

北邮22级信通院数电：Verilog-FPGA（7）Error: Can‘t open project -- you do not have permission to write …

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~问题描述Error:Can'topenproject--youdonothavepermissiontowritetoallthefilesorcreatenewfilesinthe

青山入墨雨如画·2023-10-27 22:25

北邮22级信通院数电：Verilog-FPGA（7）第七周实验（1）：带使能端的38译码器&&全加器（关注我的uu们加群咯~）

代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~目录方法一：modelsim仿真检验结果1.1verilog

青山入墨雨如画·2023-10-27 22:52

SV 语法学习笔记

数据类型数组声明软件常用类型动态数组队列关联数组如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML图表FLowchart流程图导出与导入导出导入sv兼容Verilog

HashWhite·2023-10-27 18:50

通达信学习系列三之选股器

通达信学习系列三之选股器如何在上千个股票中挑选自己心仪的股票，如连涨三天的、一年创新高或半年创新高的等条件的股票，就要借【选股器】的帮助。

旧金山的中二君·2023-10-27 18:01

Docker学习系列3：常用命令之容器命令

本文是Docker学习系列教程中的第三篇。

凯哥Java·2023-10-27 14:36

IEEE Standard for SystemVerilog Chapter9. Processes

顺序块，fork-join并行块）--时序控制（delays,events,waits,intra-assignment）--进程线程和进程控制9.2StructuredproceduresSystemVerilog

一只迷茫的小狗·2023-10-27 13:42

Verilog设计：器件控制

④找到器件的从机仿真模型，进行verilog逻辑验证

little ur baby·2023-10-27 12:58

FPGA学习笔记_串口收发与存取双口ram简易应用

FPGA学习笔记串口收发与存取双口ram简易应用1原理图2Verilog代码3Modelsim仿真4.FPGA板级验证串口收发与存取双口ram简易应用实验现象：在pc机上通过串口发送数据到FPGA中，FPGA

GloriaHuo·2023-10-27 12:52

Riviera-PRO 2022.04 最新完美

AldecRiviera-PRO2022.04还包括SystemVerilog和VHDL-2019仿真增强功能。

技术服务173·2023-10-27 12:01

Axios源码研究学习系列---xhr请求模块大概分析

改变是人生的定律，专注于过去和现在的人，必将错过未来首先文件结构，插件标准模式，严格模式，用ES6语法promise返回，所以就是常见的axios.get(url).then(res=>{})形式'usestrict';varutils=require('./../utils');varsettle=require('./../core/settle');varbuildURL=require('

miao淼·2023-10-27 10:45

CRC校验原理和推导过程及Verilog实现（一文讲透）

数据宽度1.2.4初始值与结果异或值1.2.5输入值反转与输出值反转二、CRC校验原理2.1CRC校验计数基础知识2.2CRC多项式的选择(除数的选择)三、CRC校验码手动计算四、CRC校验算法推导与Verilog

小火子Velsuked·2023-10-27 10:26

深度学习系列之cs231n assignment1 KNN（二）

内容安排深度学习系列依托与cs231n的课程作业，因为只想练习编程，所以不对课程内容进行分享，仅针对编程内容进行分享。

明曦君·2023-10-27 09:06

SpringMVC Day 03 : 处理静态资源

前言欢迎来到第三天的SpringMVC学习系列！在前两天的教程中，我们已经学习了如何搭建SpringMVC环境、创建控制器和处理请求等基础知识。

zhizhiqiuya·2023-10-27 07:25

牛客网刷题-(3)

共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的PYTHON学习系列专栏

Aileen_0v0·2023-10-27 06:06

牛客网刷题-(4)

共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的PYTHON学习系列专栏

Aileen_0v0·2023-10-27 06:06

牛客网刷题-(2)

共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的PYTHON学习系列专栏

Aileen_0v0·2023-10-27 06:35

牛客网刷题-(5)

共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的PYTHON学习系列专栏

Aileen_0v0·2023-10-27 06:32

如何在 macOS 上使用 Verilog 模拟电气模型

Verilog基本上是一种用于对电子系统建模的HDL（硬件描述语言）。在Windows机器上使用称为XilinxISE的软件来模拟Verilog模型更容易，该软件是用于Verilog编程的IDE。

iCloudEnd·2023-10-27 03:59

基于FPGA的电风扇控制器verilog，视频/代码

名称：基于FPGA的电风扇控制器verilog软件：QuartusII语言：Verilog代码功能：基于FPGA的电风扇控制器运用EDASOPO实验开发系统设计一个基于FPGA的电风扇定时开关控制器,能实现手动和自动模式之间的切换

蟹代码丫·2023-10-27 01:07

简单电子琴设计verilog蜂鸣器8音阶,视频/代码

名称：简单电子琴设计verilog软件：QuartusII语言：Verilog代码功能：简易电子琴电路1、输入为8个按键，每个按键对应一个音阶2、输出为speaker蜂鸣器，当其中一直按键按下时，输出特定频率的音阶方波信号演示视频

蟹代码丫·2023-10-27 01:07

简单8位CPU设计verilog微处理器，源码/视频

名称：8位CPU设计微处理器软件：QuartusII语言：Verilog代码功能：设计一个简单的处理器，可以实现加减法以及简单的逻辑运算。

蟹代码丫·2023-10-27 01:04

SystemVerilog randomize (2)

前言基于《IEEEStandardforSystemVerilog—UnifiedHardwareDesign,Specification,andVerificationLanguage》18章的学习和自己的理解

吹爆大气球·2023-10-26 23:08

SpringMVC基础学习之Restful风格的简单使用

这个SpringMVC基础学习系列是用来记录我学习SpringMVC框架基础知识的全过程(这个系列是参照B站狂神的SpringMVC最新教程来写的，由于是之前整理的，但当时没有发布出来，所以有些地方可能有错误

狂奔の蜗牛rz·2023-10-26 23:26

10.25verilog复习，代码规范复盘，触发器复习

verliog复习1.模块的输入输出(reg与wire)输入是线性，wire,输出较复杂需要之前的状态，不仅仅是由当下输入来的信号的与或非组合而成的，需要保存之前状态的，输出类型是reg。比如计数器，需要在之前计数的基础上再加1，所以是reg型，但输入是wirewire就是起到一个信号传递的作用，它不保存信号而reg会在一定条件下保存信号即就是用wire去接收信号，处理信号，转化信号用reg（时序

CQU_JIAKE·2023-10-26 21:31

深度学习中Embedding层有什么用？

这篇博客翻译自国外的深度学习系列文章的第四篇，想查看其他文章请点击下面的链接，人工翻译也是劳动，如果你觉得有用请打赏，转载请打赏:SettingupAWS&ImageRecognitionConvolutionalNeuralNetworksMoreonCNNs

ChasingdreamLY·2023-10-26 19:28

定时器模块FB【FPGA】

定时器FB：通过Verilog编程实现定时器的案例如下：moduletimer(inputclk,//时钟信号inputrst,//复位信号outputreg[31:0]count//计数器输出);reg

cfqq1989·2023-10-26 18:50

CUDA学习(十二):矩阵乘法

博主CUDA学习系列汇总传送门（持续更新）：编程语言|CUDA入门文章目录一、CPU下一般矩阵乘法二、CPU下循环交换矩阵乘法三、CPU下转置矩阵乘法本文章为《GPU编程与优化大众高性能计算》的读书笔记

hjxu2016·2023-10-26 11:56

低成本IC上岸攻略—IC设计网课白嫖篇

数字电路基础清华大学王红主讲：数字电子技术基础西安电子科技大学任爱锋主讲：数字电路与逻辑设计模拟电路基础上交大郑益慧主讲：模拟电子技术基础清华大学华成英主讲：模拟电子技术基础半导体物理：西安电子科技大学柴常春等主讲：半导体物理Verilog

IC观察者·2023-10-26 08:02

C++ 学习 ::【基础篇：09】：C++ 类的认识及基本声明定义；简单对比C++中类与结构体的区别

C++学习系列将分为三个阶段：基础篇、STL篇、高阶数据结构与算法篇，相关重点内容如下：基础篇：类与对象（涉及C++的三大特性等）；STL篇：学习使用C++提供的STL相关库；高阶数据结构与算法篇：手动实现自己的

画饼宗师·2023-10-26 06:46

博文浅谈高效学习系列二《读懂学情报告》

续上次说>>>什么是学情分析报告（一）？我先说一说大家比较熟悉的“财报”，它就是一张投资“财务体检表。投资者通过财报了解企业的运营情况。用来判断企业“安全性”，判断企业“竞争力”及时控制分险，确保投资安全性。如果把孩子学习当作投资来比喻，学情报告可以说是一份“教育投资财报”。是针对学习者的“学习过程体检表”。它让父母及时了解孩子学习过程中的变量，精准的调整相应投资策略，因材施教的确保让投资最大化收

Memoryer·2023-10-26 03:46

【文章学习系列之模型】Koopa

本章内容文章概况模型结构主要结构实验结果消融实验模型效率分解效果定性分解效果定量算子稳定性总结文章概况《Koopa:LearningNon-stationaryTimeSeriesDynamicswithKoopmanPredictors》是2023年发表于NeurIPS的一篇论文。考虑到时序预测中训练和推理数据之间甚至每个回溯窗口之间存在巨大的分布差距，作者结合动态模式分解(DMD)[近似库普曼

清流自诩·2023-10-26 02:14

Prometheus学习系列（七）之名词解析

一、(Alert)警告警告是Prometheus服务正在激活警报规则的结果。警报从Prometheus服务发送到警告管理器。二、(Alertmanager)警告管理器警告管理器接收警告，并把它们聚合成组、去重复数据、应用静默和节流，然后发送通知到邮件、Pageduty或者Slack等系统中。三、(Bridge)网桥网桥是一个从客户端库提取样本，然后将其暴露给非Prometheus监控系统的组件。例

飞雪K·2023-10-25 22:23

hdlbits系列verilog解答(向量反序）-17

文章目录一、问题描述二、verilog源码三、仿真结果一、问题描述给定一个8位输入向量[7：0]，反转其位顺序。

zuoph·2023-10-25 17:56

hdlbits系列verilog解答(4输入门操作）-15

文章目录一、问题描述二、verilog源码三、仿真结果一、问题描述构建具有四个输入的组合电路，in[3:0]。

zuoph·2023-10-25 17:26

hdlbits系列verilog解答(向量3）-16

文章目录一、问题描述二、verilog源码三、仿真结果一、问题描述部分选择用于选择向量的部分。级联运算符{a,b,c}用于通过将向量的较小部分连接在一起来创建较长的向量。

zuoph·2023-10-25 17:26

verilog练习二：3-8译码器

1、功能将输入的3位二进制数译成十进制的8位输出。译码器是将每种二进制的组合代码译成对应的输出线上的高低电平信号。其逻辑图如下：2、真值表ABCout0000000_00010010000_00100100000_01000110000_10001000001_00001010010_00001100100_00001111000_00003、代码解析首先编写my3_8的代码：modulemy3_

静静吖~·2023-10-25 17:25

verilog设置24进制计数器_?HDLBits--(Verilog在线学习)--"105: Count Clock"（续）

VerilogHDLBits--CountClock(Complement)这篇文章延续上一篇HDLBits--(Verilog在线学习)--"105:CountClock"。

weixin_39992660·2023-10-25 17:54

推荐频道

Verilog学习系列

Robei EDA工具使用/图像处理/卷积滤波/UART/I2C/SPI

RISC-V内核的32位微控制器设计与Verilog实现：从原理到代码的完整指南

备忘坑 基于 FPGA，risc-v Verilog HDL和Linux 等源码组装个人主用主机

[RISC-V]verilog

FPGA驱动OLED Verilog代码 （五）------ 动态显示字符

吴恩达《机器学习》1-4:无监督学习

C#2.0类和对象学习系列之构造函数

C#温故而知新学习系列之面向对象编程—7-构造函数

C#学习系列之CollectionViewSource

【vim 学习系列文章 12 -- vimrc 那点事】

Vivado :ERROR: [VRFC 10-1342] root scope declaration is not allowed in verilog 95/2K mode

Systemverilog中使用interface连接testbench和dut的端口

北邮22级信通院数电：Verilog-FPGA（7）第七周实验（2）：BCD七段显示译码器（关注我的uu们加群咯~）

北邮22级信通院数电：Verilog-FPGA（7）Error: Can‘t open project -- you do not have permission to write …

北邮22级信通院数电：Verilog-FPGA（7）第七周实验（1）：带使能端的38译码器&&全加器（关注我的uu们加群咯~）

SV 语法学习笔记

通达信学习系列三之选股器

Docker学习系列3：常用命令之容器命令

IEEE Standard for SystemVerilog Chapter9. Processes

Verilog设计：器件控制

FPGA学习笔记_串口收发与存取双口ram简易应用

Riviera-PRO 2022.04 最新完美

Axios源码研究学习系列---xhr请求模块大概分析

CRC校验原理和推导过程及Verilog实现（一文讲透）

深度学习系列之cs231n assignment1 KNN（二）

SpringMVC Day 03 : 处理静态资源

牛客网刷题-(3)

牛客网刷题-(4)

牛客网刷题-(2)

牛客网刷题-(5)

如何在 macOS 上使用 Verilog 模拟电气模型

基于FPGA的电风扇控制器verilog，视频/代码

简单电子琴设计verilog蜂鸣器8音阶,视频/代码

简单8位CPU设计verilog微处理器，源码/视频

SystemVerilog randomize (2)

SpringMVC基础学习之Restful风格的简单使用

10.25verilog复习，代码规范复盘，触发器复习

深度学习中Embedding层有什么用？

定时器模块FB【FPGA】

CUDA学习(十二):矩阵乘法

低成本IC上岸攻略—IC设计网课白嫖篇

C++ 学习 ::【基础篇：09】：C++ 类的认识及基本声明定义；简单对比C++中类与结构体的区别

博文浅谈高效学习系列二《读懂学情报告》

【文章学习系列之模型】Koopa

Prometheus学习系列（七）之名词解析

hdlbits系列verilog解答(向量反序）-17

hdlbits系列verilog解答(4输入门操作）-15

hdlbits系列verilog解答(向量3）-16

verilog练习二：3-8译码器

verilog设置24进制计数器_?HDLBits--(Verilog在线学习)--"105: Count Clock"（ 续）

备忘坑基于 FPGA，risc-v Verilog HDL和Linux 等源码组装个人主用主机

FPGA驱动OLED Verilog代码（五）------ 动态显示字符

verilog设置24进制计数器_?HDLBits--(Verilog在线学习)--"105: Count Clock"（续）