Verilog电路设计

一。CST 电路 微带低通滤波器设计练习 I

1.进入电路设计软件界面
麦克斯韦信徒·2024-02-14 13:05

17 ABCD数码管显示与动态扫描原理

1.3单个数码管发光的LUT（lookuptable）2.数码管显示与动态扫描逻辑建模3.数码管显示与动态扫描的Verilog实现3.1不完善的设计代码版本1.设
Dale_e·2024-02-14 07:37

计算机组成原理 1 概论

◼存储器及层次存储系统◼指令系统◼CPU功能、组成和运行原理◼流水线◼系统总线◼输入输出系前置知识C语言程序设计数值逻辑：组合电路、同步电路概念、寄存器传输、有限状态机汇编语言程序设计：能看懂指令即可Verilog
Sanchez·J·2024-02-14 06:14

verilog $*命令

1、$display,$write，$fdisplay，$fopen，$fclose用于信息的显示和输出。其中，%b或%B二进制%o或%O八进制%d或%D十进制%h或%H十六进制%e或%E实数%c或%C字符%s或%S字符串%v或%V信号强度%t或%T时间%m或%M层次实例\n换行\t制表符\\反斜杠\\"引号”\%%百分号%调用方式：eg：$display("%b+%b=%b",a,b,sum);
li_li_li_1202·2024-02-13 20:09

Stein算法求最大公约数 verilog实现

Stein算法求最大公约数verilog实现实然想写写博客，最近在学verilog。然后就想记录一下算法步骤：1、先装载A和B的值，C初始值设为1。
因蕃·2024-02-13 17:41

全定制FPGA硬件电路设计实现最大公约数求取算法（Quartus II）

目录一、设计需求二、设计工具及版本三、设计原理及结构方案四、电路设计描述1.32位D触发器2.32位多路选择器3.32位减法器4.32位求余电路5.GCDOUT信号产生电路6.DONE_L信号产生电路五
2402_82964571林·2024-02-13 17:41

Verilog刷题笔记29

题目：Createa100-bitbinaryripple-carryadderbyinstantiating100fulladders.Theadderaddstwo100-bitnumbersandacarry-intoproducea100-bitsumandcarryout.Toencourageyoutoactuallyinstantiatefulladders,alsooutputth
十六追梦记·2024-02-13 15:39

Verilog刷题笔记8

题目：Thisproblemissimilartothepreviousone(module).Youaregivenamodulenamedthathas2outputsand4inputs,inthatorder.Youmustconnectthe6portsbypositiontoyourtop-levelmodule’sports,,,,,and,inthatorder.mod_aout1
十六追梦记·2024-02-13 15:08

Verilog刷题笔记9

题目：Thisproblemissimilartomodule.Youaregivenamodulenamedthathas2outputsand4inputs,insomeorder.Youmustconnectthe6portsbynametoyourtop-levelmodule’sports:mod_a我的解法：moduletop_module(inputa,inputb,inputc,i
十六追梦记·2024-02-13 15:08

Verilog刷题笔记10

题目：Youaregivenamodulewithtwoinputsandoneoutput(thatimplementsaDflip-flop).Instantiatethreeofthem,thenchainthemtogethertomakeashiftregisteroflength3.Theportneedstobeconnectedtoallinstances.my_dffclkThe
十六追梦记·2024-02-13 15:08

Verilog刷题笔记24

题目：Veriloghasaternaryconditionaloperator(?:)muchlikeC:(condition?
十六追梦记·2024-02-13 15:08

Verilog刷题笔记2

题目：Buildacombinationalcircuitwithfourinputs,in[3:0].Thereare3outputs:out_and:outputofa4-inputANDgate.out_or:outputofa4-inputORgate.out_xor:outputofa4-inputXORgate.ToreviewtheAND,OR,andXORoperators,see
十六追梦记·2024-02-13 15:38

Verilog刷题笔记3

题目：ABitofPracticeGivenseveralinputvectors,concatenatethemtogetherthensplitthemupintoseveraloutputvectors.Therearesix5-bitinputvectors:a,b,c,d,e,andf,foratotalof30bitsofinput.Therearefour8-bitoutputvec
十六追梦记·2024-02-13 15:38

Verilog刷题笔记5

题目：ABitofPracticeOnecommonplacetoseeareplicationoperatoriswhensign-extendingasmallernumbertoalargerone,whilepreservingitssignedvalue.Thisisdonebyreplicatingthesignbit(themostsignificantbit)ofthesmalle
十六追梦记·2024-02-13 15:38

verilog刷题笔记002

对于HDLBitsExams/ece2412013q4题标答是从有限状态机入手，分析电路状态的转换以及输出与状态的关系，然后写出驱动方程和状态方程并以此编写描述语言，代码如下：moduletop_module(inputclk,inputreset,input[3:1]s,outputregfr3,outputregfr2,outputregfr1,outputregdfr);//Givestat
xiaobaibaizzf·2024-02-13 15:08

verilog刷题笔记007

Fsmhdlc题状态转换图moduletop_module(inputclk,inputreset,//Synchronousresetinputin,outputdisc,outputflag,outputerr);reg[3:0]state;reg[3:0]next_state;always@(*)begincase(state)0:next_state=in?1:0;1:next_state
xiaobaibaizzf·2024-02-13 15:08

verilog刷题笔记

veriloglanguageAdder100i（100位加法器）moduletop_module(input[99:0]a,b,inputcin,output[99:0]cout,output[99:
Susiekejia·2024-02-13 15:08

Verilog刷题笔记30

题目：YouareprovidedwithaBCDone-digitaddernamedbcd_faddthataddstwoBCDdigitsandcarry-in,andproducesasumandcarry-out.解题：moduletop_module(input[399:0]a,b,inputcin,outputcout,output[399:0]sum);reg[99:0]cined
十六追梦记·2024-02-13 15:37

HDLBits_Verilog刷题笔记Verilog Language Basics（一）

前言这个刷题笔记是给自己复习巩固用的，包括自己在刷题的时候遇到的问题，思考，以及看了一些大佬的笔记和答案进行整理和扩充。git开源solutionshttps://github.com/viduraakalanka/HDL-Bits-Solutionsb站up脱发秘籍搬运工，呜呜这个up不管我学什么都有教程，永远也逃不开脱发的世界~https://space.bilibili.com/318808
cascleright1·2024-02-13 15:37

玩转量子代码：量子软件入门指南

但现在是时候把我们的注意力转移到幕后英雄量子软件上，从将抽象的量子算法转化为可执行的代码到优化电路设计，量子软件起到了举足轻重的作用。
诗者才子酒中仙·2024-02-13 13:00

Verilog和Verilog-A有什么区别

Verilog和Verilog-A都是硬件描述语言，用于设计和仿真电子系统。Verilog是一种硬件描述语言，广泛用于数字电路的设计、验证和仿真。它是一种结构化的语言，用于描述数字电路的行为和结构。
幻象空间的十三楼·2024-02-13 06:44

USTC Verilog OJ Solutions

科大OJ其对应的英文版：HDLBits刷题网站01输出1moduletop_module(outputone);assignone=1;endmodule02输出0moduletop_module(outputzero);//Modulebodystartsaftersemicolonassignzero=0;endmodule03wiremoduletop_module(inputin,outp
Daniel_187·2024-02-13 05:50

全球首个5G R16 Ready：紫光展锐的新征程

在本届PT展上，作为我国集成电路设计产业的龙头企业，紫光展锐凭借其在5G领域的技术突破和实力，一举荣获了2021年中国5G实力榜之十大领航企业奖。
趣味科技v·2024-02-13 02:39

力扣刷题之旅：高阶篇（四）—— 最小生成树算法

在实际应用中，最小生成树算法常用于网络设计、电路设计等领域。一、最小生成树算法简介最小生成树算法
GT开发算法工程师·2024-02-13 00:28

电路设计（13）——生产线易拉罐自动计数装置的proteus仿真

1.设计要求使用指定元件，用模电、数电等有关知识，设计并制作一个易拉罐饮料计数自动化的模拟装置。生产单位常采用红外自动计数装置，将装有饮料的易拉罐放在马达带动的传动带上，在传动带运动的过程中让每个易拉罐依次同一方向地穿过红外发射、接收系统，形成计数脉冲，然后计数脉冲经电路加工、计数，再数显易拉罐计数结果，就知道其生产量。限于条件限制，不可能提供马达传动的易拉罐，只能模拟。故要求将红外发射、接收系统
嵌入式小李·2024-02-12 23:07

电路设计（14）——奥运纪念日显示装置的proteus仿真

1.设计要求北京奥运于2008年8月8日开幕，假设倒计时还剩69天，请你，制作一个电子作品，用以显示上述意思采用三个数码管，其中一个数码管反复显示20088.8；该数码管下方并排放置另两个数码管，这二个数码管反复显示69。工作节拍如下：每一个小方格为一个节拍（约为一秒），方格内按指定内容显示，凡空白格表示该节拍无任何显示。要求：（1）稳压电源输出用绿色发光二极管指示；振荡器输出用红色发光二极管指示
嵌入式小李·2024-02-12 23:07

电路设计（15）——篮球赛24秒违例倒计时报警器的proteus仿真

1.设计要求设计、制作一个篮球赛24秒违例倒计时报警器。要求：（1）具有倒计时功能。可完整实现从“24”秒开始依序倒计时并显示倒计时过程，显示时间间隔为1秒。（2）具有消隐功能。当“24”秒倒计时至终点的瞬间，显示器字幕立刻自行消隐，消隐时间必须大于5秒。（3）具有复位功能。无论显示器是显示倒计时的时间或消隐状态下，只要按下复位键，显示器立刻晃示“24”秒接着开始倒计时。（4）具有准时报警功能。当
嵌入式小李·2024-02-12 23:07

电路设计（16）——纪念馆游客进出自动计数显示器proteus仿真

1.设计要求设计、制作一个纪念馆游客进出自动计数显示器。某县，有一个免费参观的“陶渊明故里纪念馆”，游客进出分道而行，如同地铁有确保单向通行的措施。在入口与出口处分别设有红外检测、声响、累加计数器装置，当游人进（出）馆时，须穿过红外检测器。凡有人进入检测区，黄色发光管亮且扬声器立即发出清晰、响亮的声响“叮……当……”，然后计数器自动加1.这样，可自动统计每天的参观人数，当工作人员下班、闭馆前，先检
嵌入式小李·2024-02-12 22:36

【转载】高速信号关键信号的布线要求

关键信号的识别关键信号通常包括以下信号：时钟信号（*CLK*）,复位信号（*rest*,*rst*）,JTAG信号(*TCK*)部分关键信号布线要求汇总一、时钟信号布线要求在数字电路设计中，时钟信号是一种在高态与低态之间振荡的信号
山里天空蓝·2024-02-12 17:50

verilog中阻塞和非阻塞的区别

Verilong中阻塞赋值与非阻塞赋值的区别参考文献：http://bbs.ednchina.com/BLOG_ARTICLE_1993789.HTM1、阻塞赋值操作符用等号(即=)表示。“阻塞”是指在进程语句（initial和always）中，当前的赋值语句阻断了其后的语句，也就是说后面的语句必须等到当前的赋值语句执行完毕才能执行。而且阻塞赋值可以看成是一步完成的，即：计算等号右边的值并同时
ime2224·2024-02-12 16:38

【DDR】基于Verilog的DDR控制器的简单实现（三）——读操作

上一节【DDR】基于Verilog的DDR控制器的简单实现（二）——写操作本文继续以美光(Micron）公司生产的DDR3芯片MT41J512M8RH-093（芯片手册）为例，说明DDR芯片的读操作过程
wjh776a68·2024-02-12 11:57

跨时钟域异步处理方法

同步电路：电路设计中所有的寄存器，它的时钟都来自同一个时钟源，当电路的时序满足要求时，同一个时钟沿将会触发所有寄存器同时做出采样动作，因为这些寄存器是同步的。
Followex·2024-02-12 06:46

信号的状态类型

verilog专用常见的信号状态有4种，分别是0、1、z、x，其中，0和1是数字电路本身的状态，它的本源是零电平和VDD电平。
Followex·2024-02-12 06:14

树莓派4B raspberry pi 交叉环境编译

Ubuntu20.04VMware64位在项目中，用到树莓派的编程控制，由于树莓派的某些不稳定性质，经常导致SD卡坏死，或者读写出错，很多因素有关，比如说RUN的时候短暂断电，树莓派4B的TYPE_C电源电路设计不合理导致发烫严重
无乐不作Cypher·2024-02-12 05:31

ubuntu22.04搭建verilator仿真环境

Verilator是一款开源的硬件描述语言（HDL）仿真器，它可以将Verilog转换为C++模型，以便进行快速仿真。以下是在Ubuntu22.04上搭建Verilator仿真环境的步骤。
·2024-02-11 18:55

SP706SE实现硬件看门狗

软件看门狗原理上一样，只是将硬件电路上的定时器用处理器的内部定时器代替，这样可以简化硬件电路设计，但在
m0_61973119·2024-02-11 13:01

[从零开始学习FPGA编程-28]：进阶篇 - 基本组合电路-奇偶校验生成器（Verilog语言版本）

作者主页(文火冰糖的硅基工坊)：文火冰糖（王文兵）的博客_文火冰糖的硅基工坊_CSDN博客本文网址：目录第1章奇偶校验生成器1.1什么是奇校验1.2Verilog语言描述
文火冰糖的硅基工坊·2024-02-11 08:14

fpga 需要掌握哪些基础知识？

1、数电（必须掌握的基础），然后进阶学模电，2、掌握HDL（verilog或VHDL）一般建议先学verilog，然后可以学SystemVerilog和VHDL。
宸极FPGA_IC·2024-02-11 01:30

C语言学习笔记

系列文章目录1.元件基础2.电路设计3.PCB设计4.元件焊接5.板子调试6.程序设计7.算法学习8.编写exe9.检测标准10.项目举例11.职业规划文章目录前言C的面向过程和C++的面向对象1.C+
【云轩】·2024-02-10 20:30

2-STM32GPIO输入之按键

文章目录1-硬件设计1.1按键消斗1.1.1RS触发器1.1.2电容滤波2按键电路设计2.1软件消斗2.2硬件消斗2.3检测原理2-软件设计2.1软件消斗2.1.1原理2.1.2编程要点2.1.3步骤2.2
南山府嵌入式·2024-02-10 19:18

[Keil][Verilog][微机原理] 流水灯、存储器、外部中断实验_北京邮电大学计算机原理与应用课程实验报告

计算机原理与应用实验-流水灯、存储器、外部中断实验1实验一流水灯实验1.1实验目的掌握ARM开发工具的使用。掌握基本IO的使用。1.2实验原理及内容电路结构图实现流水灯的电路结构图如图1所示。以两条红色虚线为界，从左至右第一部分为ARM系统部分，第三部分为外围电路，第二部分是接口部分，需要自己将其连接。图1流水灯的电路结构图接线方式为：GPIOF_0~GPIOF_7（P12接口）接LED1~LED
lgc0208·2024-02-10 13:25

嵌入式单片机之STM32F103C8T6最小系统板电路设计参考

STM32F103C8T6最小系统板电路设计设计了一个XH插座，以便使用3.7V锂电池供电，接入电压不允许超过6V。二。指示灯部分电源指示灯可以通过一个短路帽控制亮灭，以达到节电的目的。三。
呼啦啦的爱·2024-02-10 11:30

CPLD/FPGA/Verilog_如何写代码减少逻辑单元的使用数量

如何写代码减少逻辑单元的使用数量工作中遇到的问题，芯片级的资源有限制，没办法只能改进逻辑单元综合电路逻辑。一....尽量不要使用"大于""小于"这样的判断语句,这样会明显增加使用的逻辑单元数量.看一下报告,资源使用差别很大.例程:always@(posedgeclk)begincount1=count1+1;if(count1==10000000)feng=1;//no_ringelseif(co
Peter_hust·2024-02-10 09:11

TYPE-C接口电路设计篇（一）

常见USB接口类型随着USBType-C接口的推行，USBType-C是一种通用串行总线（USB）的硬件接口形式，USBType-C接口在消费类产品普及程度越来越高，常见的适配器、笔电、手机等产品都兼容USBType-C设计，接口多元化逐渐趋向归一，从而可以看出USBType-C的重要性。在了解USBType-C接口之前，我们先来回顾下USBType-A和USBType-B接口，USB3.0Typ
EEGiang·2024-02-10 09:21

TYPE-C接口电路设计篇（二）

TYPE-CSignalSummaryTYPE-C接口中主要包含如下信号，主要组成可分PD电源和数据传输两大部分，我们先从电源部分开始了解TYPE-C背后的秘密。VBUSElectricalCharacteristicsType-CVBUS支持USBPD协议输出电压范围5~20V，输出电流最大可达5A；标准Type-C模式可支持5V/1.5A和5V/3A输出；兼容传统USB端口电源规格输出（USB
EEGiang·2024-02-10 09:21

4.1 Verilog 过程结构

关键词：initial，always过程结构语句有2种，initial与always语句。它们是行为级建模的2种基本语句。一个模块中可以包含多个initial和always语句，但2种语句不能嵌套使用。这些语句在模块间并行执行，与其在模块的前后顺序没有关系。但是initial语句或always语句内部可以理解为是顺序执行的（非阻塞赋值除外）。每个initial语句或always语句都会产生一个独立
二当家的素材网·2024-02-10 00:02

数字IC基础协议篇（1）——I2C协议

数字IC基础协议篇（1）——I2C协议写在前面的话I2C协议应用框图I2C数据格式协议注意点I2C读写EEPROM例程（基于iverilog和gtkwave）软件环境要求项目框图总结写在前面的话协议介绍
IC_Brother·2024-02-09 22:06

File does not exist or is not accessible:‘c:/Users/Administrator/Desktop/FX2_Stream_IN/FX2_Str

Filedoesnotexistorisnotaccessible:'c:/Users/Administrator/Desktop/FX2_Stream_IN/FX2_Stream_IN.srcs/sources_1/ip/ila_0/hdl/verilog
坚持每天写程序·2024-02-09 20:53

Diamond3.5软件的使用--(2)新建工程并生成可烧录文件

相关参考：https://www.stepfpga.com/doc/lattice_diamond%E7%9A%84%E4%BD%BF%E7%94%A8====1.新建工程并导入verilog文件===
zidan1412·2024-02-09 19:07

vscode开发FPGA(0)--windows平台搭建

一、从官网下载安装VScodeDownloadVisualStudioCode-Mac,Linux,Windows二、安装配置插件1.安装Chinese（simplified）中文汉化包2.安装Verilog-HDL
zidan1412·2024-02-09 19:35
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他