VerilogHDL

fpga的设计流程【科普】

HDL语言中，应用最为广泛的是VHDL和VerilogHDL。(2)功能仿真电路设计完成后，要
宸极FPGA_IC·2024-01-11 11:56

基于FPGA的密码锁

其中FPGA为主控部分，将消除同步模块、计数器模块、控制器模块都用VerilogHDL语言写入FPGA中代替了传统复杂的电路设计，也省去了很多繁琐的调试步骤。
夜幕下的灯火·2024-01-11 08:56

基于FPGA的电子密码锁设计论文（含视频代码仿真）

写在前面：本设计仅供学习参考，不保证正确，免费分享，恳请关注一下源码来自大佬:http://t.csdn.cn/Oxtcg稍作改动实物演示视频：基于FPGA的电子密码锁，VerilogHDL语言实现_哔哩哔哩
GP2·2024-01-11 08:06

【Verilog】期末复习——设计带异步清零且高电平有效的4位循环移位寄存器

期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 13:09

【Verilog】期末复习——分别画出下面两个程序综合后的电路图/reg型数据和wire型数据的区别

期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 08:43

【Verilog】期末复习——设计有32个16位存储器的ROM

期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 08:13

【Verilog】期末复习——设计11011序列检测器电路

期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 08:42

【Verilog】期末复习——举重比赛有三名裁判，当运动员将杠铃举起后，须有两名或两名以上裁判认可，方可判定试举成功，若用A、B、C分别代表三名裁判的意见输入，同意为1，否定为0；F为裁判结果输出，试

期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-08 22:22

【Verilog】期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FSM）

期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？系列文章FPGA:现场可编程逻辑门阵列ASIC：专用集成电路IP：知识产权RTL
不怕娜·2024-01-08 22:52

【Verilog】期末复习——设计带进位输入和输出的8位全加器，包括测试模块

期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-08 22:52

【Verilog】期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？

系列文章VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？数据流建模。输
不怕娜·2024-01-08 22:22

【Verilog】数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）

数值整数实数字符串数据类型wirereg存储器型参数型数值VerilogHDL有四种基本的逻辑数值状态，用数字或字符表达数字电路中传送的逻辑状态和存储信息。
不怕娜·2024-01-08 22:51

【Verilog】运算符

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）系列文章算术运算符关系运算符相等关系运算符逻辑运算符按位运算符归约运算符移位运算符条件运算符连接和复制运算符算术运算符VerilogHDL
不怕娜·2024-01-08 22:51

【Verilog】期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么？能否相互嵌套？

期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-08 22:48

三本光电从颓废到武汉年薪30w的本科经历经验与浅谈（毕业工作一年的嵌入式软件工程师经验分享）

三本光电从颓废到武汉年薪30w的本科经历经验与浅谈（毕业工作一年的嵌入式软件工程师经验分享）文章目录目前情况颓废时期项目时期第一次写单片机代码第一次接触计算机视觉第一次接触Linux驱动开发第一次接触FPGA和VerilogHDL
网易独家音乐人Mike Zhou·2024-01-08 04:26

Quartus II——基于Verilog HDL的数字秒表设计

目录一、实验内容二、实验过程（一）建立工程(二)添加设计文件（三）综合分析与功能仿真一、实验内容用VerilogHDL设计一个数字跑表，所需引脚和功能如下所示：二、实验过程（一）建立工程(二)添加设计文件选择
云开处·2024-01-01 23:52

FPGA项目（13）——基于FPGA的电梯控制系统

本此课程设计基于VerilogHDL集成电路硬件描述语言开发的四层电梯控制系统，以QuartusII为开发环境，最终在FPGA开发板上实现四层电梯控制系统的基本功能，其
嵌入式小李·2024-01-01 23:22

什么是VHDL？一文带你了解VHDL语言

基于FPGA的SOC在嵌入式系统应用越来越广了，比较流行的硬件描述语言有两种VerilogHDL/VHDL，均为IEEE标准。VHDL如果有C语言基础的话就会比较容易上手。
IC修真院·2024-01-01 02:36

西北工业大学计算机组成原理实验报告——verilog后两次

实验要求：掌握CPU流水线执行指令的过程和原理;对CPU流水线的各种冒险问题和解决方法有深入的了解;学习使用VerilogHDL语言实现流水线处理器，并进行调试，使其通过
xjsc01·2023-12-31 20:10

西北工业大学计算机组成原理实验报告——verilog前两次

实验目标掌握单周期CPU执行指令的流程和原理；学习使用verilogHDL语言实现单周期CPU,并通过功能仿真；提高设计实现较复杂硬件系统的能力；激发对硬件设计的兴趣。
xjsc01·2023-12-31 20:35

Verilog HDL 初步学习

VerilogHDL初步学习程序模块结构1.模块端口定义2.模块内容i/o说明，信号类型说明，功能描述模块端口定义用来声明设计电路模块输入输出端口module模块名（端口1，端口2.，。。。）
为暗香来·2023-12-30 10:52

Verilog HDL 行为级建模: 单片机设计

在单片机设计中，VerilogHDL（HardwareDescriptionLanguage）被广泛用于行为级建模，以描述和验证单片机的功能和行为。本文将介绍如何使用VerilogHDL
UoEmacs_Lisp·2023-12-27 11:13

Verilog HDL基础语法规则与单片机

VerilogHDL是一种硬件描述语言，常用于设计和模拟数字电路。在本文中，我们将探讨VerilogHDL的基本语法规则，并结合单片机的实例来演示其应用。
UoEmacs_Lisp·2023-12-27 11:12

“FPGA+MDIO总线+UART串口=高效读写PHY芯片寄存器！“（含源代码）

本文通过VerilogHDL去实现MDIO，但是88E1518芯片对不同页的寄存器读写需要切换页，无法直接访问寄存器，如果通过代码读写某些固定寄存器的话会比较麻烦。  
电路_fpga·2023-12-24 17:50

【0基础学会Verilog】007. Verilog实现类似C语言的循环结构

本文介绍如何使用VerilogHDL语言实现类似C语言循环结构，以此为基础进一步向同学们介绍Verilog语法1.C语言循环结构求累加和函数1.1待转换的C语言函数–For循环结构求和#include/
richfu72·2023-12-23 23:24

跑马灯实验

3.继续学习VerilogHDL语法、掌握跑马灯的设计、熟悉调试过程。
小i青蛙·2023-12-22 10:43

基于visual studio的verilog环境搭建

VScode无法自动调用iverilog检错问题_vscodeiverilog-CSDN博客一款轻量级verilogHDL开发方案（一）vscode+iverilog搭建开发环境-知乎(zhihu.com
周小天..·2023-12-18 15:12

通过按键消抖讲解可综合for循环

  VerilogHDL的for循环与其余语言的for循环含义完全不一样，VerilogHDL的for循环一般都是为了简化书写而存在的，下面以一个按键消抖的模块进行说明，其实按键消抖并且检测按键是否被按下的原理很简单
电路_fpga·2023-12-18 00:51

Verilog HDL数据类型

【例】分别调用VerilogHDL提供的门元件和采用assign语句设计一个二输入与非门inputa,b;outputy;wirey;nandmy_nand(y,a,b);//调用门元件nandassigny
小i青蛙·2023-12-15 12:03

西南科技大学数字电子技术实验七（4行串行累加器设计及FPGA实现）FPGA部分

2、熟悉、应用VerilogHDL描述数字电路。3、掌握VerilogHDL的组合和时序逻辑电路的设计方法。4、掌握“小脚丫”开发板的使用方法。
Myon⁶·2023-12-15 11:46

练习十一：简单卷积器的设计

，卷积器的设计，RTL：con1.v4，前仿真和后仿真，测试信号：test_con1.v5，A/D转换器的VerilogHDL模型所需要的技术参数，RTL代码adc.v5.1问题：这个文件没找到，待解决中
向兴·2023-12-04 20:59

计算机基础（1）——Verilog语法入门

Verilog语法入门简单介绍一下Verilog的作用：VerilogHDL（简称Verilog）是一种硬件描述语言，用于数字电路的系统设计。可对算法级、门级、开关级等多种抽象设计层次进行建模。
苍山有雪，剑有霜·2023-12-04 10:24

计算机组成与设计实训-用 Verilog HDL 玩转计算机硬件系统设计（头歌实践教育平台） 学习过程记录

Verilog（知识&实验）Author:PeterHan计算机组成与设计实训-用VerilogHDL玩转计算机硬件系统设计(educoder.net)//VerilogHDL模块的模板（仅考虑用于逻辑综合的程序
Peter1146717850·2023-12-03 12:01

Verilog基础：时序调度中的竞争（一）

spm=1001.2014.3001.5482作为一个硬件描述语言，VerilogHDL常常需要使用语句描述并行执行的电路，但其实在仿真器的底层，这些并行执行的语句是有先后顺序的，然而Verilog标准并没有将这些事件调度的顺序定死
日晨难再·2023-11-30 20:13

Verilog基础：时序调度中的竞争（二）

spm=1001.2014.3001.5482作为一个硬件描述语言，VerilogHDL常常需要使用语句描述并行执行的电路，但其实在仿真器的底层，这些并行执行的语句是有先后顺序的，然而Verilog标准并没有将这些事件调度的顺序定死
日晨难再·2023-11-30 20:12

（91）Verilog实现D触发器

（91）Verilog实现D触发器1.1目录1）目录2）FPGA简介3）VerilogHDL简介4）Verilog实现D触发器5）结语1.2FPGA简介FPGA（FieldProgrammableGateArray
宁静致远dream·2023-11-29 10:19

西南科技大学数字电子技术实验一（数字信号基本参数与逻辑门电路功能测试及FPGA 实现）FPGA部分

2、熟悉、应用VerilogHDL描述数字电路。3、掌握VerilogHDL的组合和时序逻辑电路的设计方法。4、掌握“小脚丫”开发板的使用方法。
Myon⁶·2023-11-28 07:35

（178）Verilog HDL：设计一个计数器之exams/ece241_2014_q7a

（178）VerilogHDL：设计一个计数器之exams/ece241_2014_q7a1.1目录1）目录2）FPGA简介3）VerilogHDL简介4）VerilogHDL：设计一个计数器之exams
宁静致远dream·2023-11-27 22:13

（159）Verilog HDL：设计一个半加器之hadd

（159）VerilogHDL：设计一个半加器之hadd1.1目录1）目录2）FPGA简介3）VerilogHDL简介4）VerilogHDL：设计一个半加器之hadd5）结语1.2FPGA简介FPGA
宁静致远dream·2023-11-26 18:15

Verilog HDL中的“+:”和“-:”语法详解

VerilogHDL中的“+:”和“-:”语法详解在FPGA开发中，VerilogHDL语言是广泛应用的一种硬件描述语言。
HackMasterX·2023-11-23 23:17

一段来自《Verilog HDL 高级数字设计》的错误Verilog代码

笔者之前在阅读《VerilogHDL高级数字设计》时的基4布斯乘法器一文时，就遇到了一段有问题的代码，而这个问题可以用Verilog基础：表达式位宽的确定（位宽拓展）文中的分析完美解决。
日晨难再·2023-11-22 17:47

硬件学习路线调研

学习路线《Verilog传奇》、《VerilogHDL高级数字设计》或者是《用于逻辑综合的VHDL》。不看书也能写出个三段式状态机就可以进入下一阶段了。
zianren·2023-11-22 11:55

fir matlab fpga,基于Matlab和FPGA的FIR数字滤波器设计及实现

截位用VerilogHDL实现的语句是：assignFIR_out={D_temp[36],D
小漂飞啊·2023-11-20 05:53

基于FPGA的五子棋（论文+源码）

将在硬件设计的基础上完成程序的设计，其中拟打算VERILOGHDL语言进行程序的编写，该语言和VHDL是两种FPGA的编程语言之一，VERILOGHDL相对来说语法更偏近于C，同时由于选用ALTTE
沐欣工作室_lvyiyi·2023-11-19 12:58

Verilog基础：三段式状态机与输出寄存

相关阅读Verilog基础https://blog.csdn.net/weixin_45791458/category_12263729.html对于VerilogHDL而言，有限状态机(FSM)是一种重要而强大的模块
日晨难再·2023-11-19 07:41

Verilog基本语法之wire和reg

Verilog语法之多，初期学习只需要掌握常用的语法就OK了，基本就可以用VerilogHDL语言去描述逻辑电路了，今天学习两种数据类型：wire和reg。
Leo_wh·2023-11-17 13:02

Verilog学习笔记（05）

6.组合逻辑电路1.数据比较器2.数据选择器3.数据分配器4.数据编码器5.数据译码器6.数据校验器参考：Verilog数字VLSI设计教程硬件描述语言VerilogVerilogHDL数字设计与综合VerilogHDL
高山流水123a s d·2023-11-15 11:25

CLK_CFG_AD9516时钟芯片（配置代码使用说明）

2例程功能本例程是采用veriloghdl编写，实现AD9516时钟芯片的配置，可根据使用例程修改项目需要的时钟配置，可直接使用。具体的芯片介绍这里不做详细介绍，若需了解请自行查找资料。
风中月隐·2023-11-15 09:19

verilog语法基础

文章目录前言一、硬件描述语言1.1什么是硬件描述语言1.2主要的硬件描述语言1.2.1VerilogHDL1.2.2VHDL1.2.3SystemVerilog二、基础知识2.1逻辑值2.2进制格式2.3
FPGA中国创新中心·2023-11-14 04:31

芯片设计工程师必备基本功——《设计与验证：Verilog HDL》

VerilogHDL作为两大硬件描述语言之一，拥有很大的用户群。据调查，目前美国有90%左右的IC设计人员使用Verilog.在中国，大概再50%左右的人在使用Verilog。
移知·2023-11-13 16:53
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他