VerilogHDL

Verilog 学习笔记

VerilogHDL的基本语法模块•VerilogHDL程序是由模块构成的。每个模块的内容都是嵌在module和endmodule两个语句之间。每个模块实现特定的功能。模块是可以进行层次嵌套的。
悟OO道·2023-11-12 00:57

Verilog HDL语言基础知识

目录VerilogHDL语言基础知识6.1.2VerilogHDL模块的结构6.1.3逻辑功能定义6.2.1常量6.3运算符及表达式6.4.2条件语句VerilogHDL语言基础知识先来看两个VerilogHDL
Gretel Tade·2023-11-12 00:40

艾米电子 - 多路选择器与多路分解器，Verilog

对读者的假设已经掌握：可编程逻辑基础VerilogHDL基础使用Verilog设计的QuartusII入门指南使用Verilog设计的ModelSIm入门指南内容1多路选择器Multiplexer此处所说的多路选择器
Tiger-Li·2023-11-12 00:39

【数字系统】组合逻辑电路设计：4-2线优先编码器/2-4线译码器/比较器/全加器 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA

一、实验要求1.编码／译码器的设计与实现；比较器的设计与实现；全加器的设计与实现；2.在QuartusII环境下，运用VerilogHDL语言进行编程开发，并完成对电路工作情况的仿真模拟；3.完成配置程序的下载
StormBorn_·2023-11-12 00:07

【FPGA学习】时钟分频

无论是分频还是倍频，我们都有两种方法，一种你是使用pll核，另外一种是手动用veriloghdl描述。（适用于整数比的分频），只
jkgkj·2023-11-09 11:19

【实验报告】LFM信号产生与频谱分析（记录一次实验：《电类综合实验》）

其次使用VerilogHDL进行模块的设计。再次利用Modelsim软件与Q
lu-ming.xyz·2023-11-08 20:48

杭电数字电路课程设计——移位寄存器

（2）掌握灵活运用VerilogHDL语言进行各种描述与建模的技巧和方法。
Jackson_陈·2023-11-08 02:22

FPGA设计CPU书籍

1、自己动手写CPU  本书使用VerilogHDL设计实现了一款兼容MIPS
电路_fpga·2023-11-01 15:08

（49）Verilog实现数据位宽转换【8位-64位】

（49）Verilog实现数据位宽转换【8位-64位】1.1目录1）目录2）FPGA简介3）VerilogHDL简介4）Verilog实现数据位宽转换【8位-64位】5）结语1.2FPGA简介FPGA（
宁静致远dream·2023-10-31 00:19

FPGA Verilog HDL 系列实例--------步进电机驱动控制

【连载】FPGAVerilogHDL系列实例VerilogHDL之步进电机驱动控制步进电机的用途还是非常广泛的，目前打印机，绘图仪，机器人等等设备都以步进电机为动力核心。
weixin_33726313·2023-10-25 17:24

Verilog HDL题库练习--题目来源HDLBits

写在开头：HDLBits上有很多VerilogHDL语言的题目，题目很有价值，有些题目也很有意思，让人脑洞打开。更重要的是，通过每道题目的铺垫以及层层递进的难度，让我对硬件电路有了更深刻的理解。
Cheeky_man·2023-10-25 17:21

Xilinx的FIR滤波器IP的设计与仿真

平台：Vivado2021.1芯片：xcku115-flva1517-2-i(active)语言：VerilogHDL参考文件：pg149.下载地址FIRCompilerLogiCOREIPProductGuide
爱漂流的易子·2023-10-24 09:23

Verilog编译预处理

文章目录一、简介二、宏定义`define三、文件包含`include四、时间尺度`timescale五、条件编译`ifdef参考一、简介编译预处理是VerilogHDL编译系统的一个组成部分。
暴风雨中的白杨·2023-10-23 22:17

FPGA万花筒之(十五）:Verilog HDL基础

本文对VerilogHDL基础进行了简要叙述。【嵌牛鼻子】FPGAVerilogHDL【嵌牛提问】Verilo
张俸玺20012100022·2023-10-21 09:54

数字秒表回看、正计、倒计数跑表verilog仿真/代码

名称：数字秒表设计正计、倒计数、回看跑表软件：Quartus，ModelSim语言：VerilogHDL代码功能：《数字秒表设计》项目要求（1）计时精度1ms，计时范围00:00.000~99:59.999
蟹代码丫·2023-10-19 23:47

基于SUMBus或I2C通信协议，使用vivado2017 modsim，循环执行写操作

基于SUMBus及I2C通信协议，使用vivado2017simulation，循环执行写操作，使用VerilogHDL代码编写，代码注释非常全面，故不再使用文字描述。
unique小酒馆·2023-10-19 20:27

Xilinx DDR4 MIG 的调试

平台：Vivado2021.1芯片：xcku115-flva1517-2-i(active)语言：VerilogHDL参考文件：pg150.下载地址pg150-ultrascale-memory-ip.pdf
爱漂流的易子·2023-10-19 19:11

【quartus13.1/Verilog】swjtu西南交大：计组课程设计

实验目的：通过学习简单的指令系统及其各指令的操作流程，用VerilogHDL语言实现简单的处理器模块，并通过调用存储器模块，将处理器模块和存储器模块连接形成简化的计算机核心部件组成的系统。
guts350·2023-10-19 01:28

基于vivado的序列检测实验

testbench代码Mleay机代码behavioral波形图资源利用率：Moore机和Mealy区别：目的与要求：基本要求：利用状态机等知识，设计一个可以识别“01101”的序列检测电路；使用vivado软件中verilogHDL
小新蜡笔553·2023-10-16 00:45

【FPGA】Vivado软件使用教程

目录一、创建Vivado工程二、创建VerilogHDL文件三、添加管脚约束四、时序约束五、生成BIT文件六、Vivido仿真七、上板再补充一、创建Vivado工程1、启动Vivado，在Vivado开发环境里点击
FPGA大 白·2023-10-15 00:57

芯片设计流程介绍（从硬件设计语言到芯片制造）

——从芯片功能需求，到硬件设计语言verilogHDL和VHDL设计逻辑电路，再到晶圆厂设计库生成制造光罩；从单晶硅工业制造，到晶圆切割，再到晶圆蚀刻光刻和微电路结构，最后到芯片IC的各种封装。
liguss·2023-10-14 17:00

基于VerilogHDL的学号显示

基于VerilogHDL的学号显示一、准备工作：环境软件：quartusII9.0编写语言：VerilogHDL开发板：CycloneIIFPGA2C70二、功能要求：1）用八个数码管显示；2）学号按照
C_xiaoyaodong·2023-10-13 18:09

# 02 初识Verilog HDL

02初识VerilogHDL‍对于Verilog的语言的学习，我认为没必要一开始就从头到尾认真的学习这个语言，把这个语言所有细节都搞清楚也不现实，我们能够看懂当前FPGA的代码的程度就可以了，随着学习FPGA
おもいね·2023-10-11 09:49

02 认识Verilog HDL

02认识VerilogHDL‍对于Verilog的语言的学习，我认为没必要一开始就从头到尾认真的学习这个语言，把这个语言所有细节都搞清楚也不现实，我们能够看懂当前FPGA的代码的程度就可以了，随着学习FPGA
おもいね·2023-10-11 09:45

FPGA VerilogHDL语言 数字钟 按键消抖

1.描述一个简单的基于FPGA的数字钟，语言用的是VerilogHDL，可以实现以下功能：1.数码管显示0-59（秒表）2.数码管显示：时-分-秒3.数码管显示时分秒并且可以设置时间（小时和分钟）4.在
黑不溜秋吓死你·2023-10-10 21:10

niosII处理器与串行D/A转换器接口设计

niosII处理器与串行D/A转换器接口设计指导教师中文摘要：本文先通过方案论证对设计采用VerilogHDL根据串行D/A的spi时序图和Avalon总线协议标准设计TLC5615的IP核，在Modelsim
锅锅是锅锅·2023-10-08 05:09

【Verilog HDL数字系统设计】【笔记】Verilog HDL的基本语法

VerilogHDL基本语法VerilogHDL程序的基本结构VerilogHDL程序由模块组成一个完整的模块由模块端口定义和模块内容组成模块内容包括I/O声明，信号类型声明和功能表述基本结构module
列奥尼达斯Leonidas·2023-10-07 13:24

Verilog HDL程序笔记3

VerilogHDL程序笔记3VerilogHDL程序笔记1：写出属于你的第一个VerilogHDL模块VerilogHDL程序笔记2：Testbench模块的使用文章目录VerilogHDL程序笔记3
OKKLES·2023-10-07 13:54

FPGA学习笔记：阻塞赋值和非阻塞赋值

FPGA学习笔记：阻塞赋值和非阻塞赋值刚开始学习FPGA，对于VerilogHDL中两种赋值语句（阻塞赋值、非阻塞赋值）学习后，简单做一个学习笔记加深理解。
Gan_______·2023-10-07 13:23

三、10【Verilog HDL】过程连续赋值、改写参数、条件编译执行、时间尺度、系统任务

前言参考书籍：《VerilogHDL数字设计与综合》第二版，本文档为第9章的学习笔记。
追逐者-桥·2023-10-07 13:52

三、11【Verilog HDL】时序和延迟

前言参考书籍：《VerilogHDL数字设计与综合》第二版，本文档为第10章的学习笔记。
追逐者-桥·2023-10-07 13:52

二、10【FPGA】阻塞赋值与非阻塞赋值

p=3理论学习基础知识请参考本人VerilogHDL专栏中行为级建模，下面是博客链接：三、7【VerilogHDL】RTL级建模——行为级建模_追逐者-桥的博客-CSDN博客掌握结构化
追逐者-桥·2023-10-07 13:21

三、9【Verilog HDL】任务和函数

前言参考书籍：《VerilogHDL数字设计与综合》第二版，本文档为第8章的学习笔记。在行为级建模时很多不同的地方会实现相同的功能，有必要将相同部分取出来，将其组成子程序，然后其他地方调用。
追逐者-桥·2023-10-07 13:21

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验

摘要：本次实验使用硬件描述语言VerilogHDL，针对以Altera公司的MAXII系列可编程器件EPM1270T144C5为核心芯片的可编程器件实验板设计实验简易电子演奏琴，其基本功能包括如下：（1
lgc0208·2023-09-28 01:52

Verilog基本知识汇总

目录1、VerilogHDL基本知识1.1VerilogHDL的抽象级别1.2VerilogHDL最重要的基本概念1.3VerilogHDL基本设计单元2、Verilog基本知识3、数据类型3.1寄存器数据类型
发光中请勿扰·2023-09-28 01:51

Verilog基本语法（2）

1、VerilogHDL基本知识1.1VerilogHDL的抽象级别1.系统级：用于对待设计模块的描述和功能的验证。2.算法级：实现算法运行的模型。
qq_44985628·2023-09-28 01:51

Verilog设计实例（7）基于Verilog的数字电子钟设计

个人微信公众号：FPGALAB个人博客首页正文设计要求基于模块化的设计思想，采用VerilogHDL语言设计一个能进行时、分、秒计时的二十四小时制的数字电子钟，并具有整点报时功能。
Reborn_Lee·2023-09-26 05:12

FPGA接收串口数据并通过LCD1602显示

一、前言在学习《FPGA设计与VerilogHDL实现》第九章内容Verilog驱动常用I/O外设时，书中有一个驱动LCD1602的例程，但其是通过状态机显示固定的几个字符。
m0_51294753·2023-09-25 18:02

嵌入式开发Verilog教程（三）——Verilog HDL基本语法汇总（上）

嵌入式开发Verilog教程（三）——VerilogHDL基本语法汇总（上）前言一、简单的VerilogHDL模块1.1VerilogHDL程序简单模块1.2VerilogHDL程序模块结构1.3VerilogHDL
嵌入式技术·2023-09-24 20:51

可综合风格的Verilog HDL模块实例

可综合风格的VerilogHDL模块实例：1.组合逻辑电路设计实例[例1]八位带进位端的加法器的设计实例（利用简单的算法描述）moduleadder_8(cout,sum,a,b,cin);outputcout
逝年！但知行好事，莫要问前程。·2023-09-24 10:14

VCS flow学习

两步法两步法只支持VerilogHDL和SystemVerilog的design，两步法主要包括以下两步：CompilingtheDesign编译生成可执行二进制文件simv。
曲一凡·2023-09-22 17:38

Verilog学习笔记（一）

文章目录参考来源：china.pub.com一、VerilogHDL简介1.1VerilogHDL二、HDL指南2.1模块（module）2.2时延2.3数据流描述方式2.4行为表述方式2.5结构化描述形式
ACheng63201·2023-09-21 09:07

Verilog学习手筏（一）

安装VerilogHDL和WaveTrace插件即可进行仿真和追波形，具体搭建过程请参照【Linux下使用VSCode+iVerilog进行Verilog开发】⭐️2.verilog基础2.1数值表示/
慕容流年·2023-09-21 09:37

Verilog HDL

目录1.基本知识1.1.什么是VerilogHDL1.2.VerilogHDL的功能2.语法2.1.模块2.1.1.端口模块实例化2.1.2.逻辑功能assign声明always块initial块2.2
Starry丶·2023-09-21 08:59

Vivado初体验LED工程

文章目录前言一、PL和PS二、LED硬件介绍三、创建Vivado工程四、创建VerilogHDL文件五、添加管脚约束六、添加时序约束七、生成BIT文件八、仿真测试九、下载测试前言本节我们要做的是熟练使用
岁月指尖流·2023-09-19 07:09

CPU设计与实现(8位）

软件：QuartusIIAltera公司的综合性CPLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（AlteraHardware支持DescriptionLanguage）等多种设计输入形式
Lor :)·2023-09-16 18:18

数电课程设计——课设二：交通信号灯

方向两组交通信号灯，每组有红、黄、绿灯各一个；（2）设计一个交通灯控制电路，模拟十字路口交通灯工作情况，红灯亮35s，黄灯亮5s，绿灯亮30s；（3）设系统时钟频率为50MHz，要求用数码管显示计时结果；（4）掌握VerilogHDL
Runner.DUT·2023-09-11 05:43

Verilog 基础知识

1、数值种类VerilogHDL有下列四种基本的值来表示硬件电路中的电平逻辑：0：逻辑0或“假”1：逻辑1或“真”x或X：未知x意味着信号数值的不确定，即在实际电路里，信号可能为1，也可能为0。
二炮·2023-09-07 12:34

EDA开源仿真工具verilator入门1：安装和测试

Verilator不直接将VerilogHDL转换为C++或者SystemC，反之Ve
I_belong_to_jesus·2023-09-07 06:05

Verilog基础：巴科斯范式(BNF)

spm=1001.2014.3001.5482由于VerilogHDL标准中对语法的描述使用了BackusNaurForm（BNF）。本文将对其中的约定进行描述。
日晨难再·2023-09-03 16:04
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他