VerilogHDL

VCS仿真流程及基本操作

VCS是编译型Verilog模拟器，它完全支持OVI标准的VerilogHDL语言、PLI和SDF。
迷失的二向箔·2023-09-03 10:25

【【Verilog典型电路设计之CORDIC算法的Verilog HDL 实现】】

Verilog典型电路设计之CORDIC算法的VerilogHDL实现典型电路设计之CORDIC算法的VerilogHDL实现坐标旋转数字计算机CORDIC(CoordinateRotationDigitalComputer
ZxsLoves·2023-08-25 13:49

【【Verilog典型电路设计之log函数的Verilog HDL设计】】

Verilog典型电路设计之log函数的VerilogHDL设计log函数是一种典型的单目计算函数，与其相应的还有指数函数、三角函数等。
ZxsLoves·2023-08-25 13:45

verlilog语言实现十进制计数器

姓名：杨汉雄学号：19011210569【嵌牛导读】VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能
d36a3fd5b3e4·2023-08-23 10:16

半导体学习入门书籍推荐之《Verilog数字系统设计教程》

VerilogHDL（简称Verilog）是一种硬件描述语言，用于数字电路的系统设计。可对算法级、门级、开关级等多种抽象设计层次进行建模。
移知·2023-08-19 18:03

【【典型电路设计之ROM 的 Verilog HDL 描述】】

典型电路设计之ROM的VerilogHDL描述ROM的VerilogHDL描述ROM即是只读存储器，是一种只能读出事先存储的数据的存储器，其特性是存入数据无法改变，也就是说这种存储器只能读不能写。
ZxsLoves·2023-08-19 16:21

【【典型电路设计之片内存储器的设计之RAM的Verilog HDL描述二】】

典型电路设计之片内存储器的设计之RAM的VerilogHDL描述二例二：用VerilogHDL设计深度为8，位宽为8的双端口RAM。双口RAM具有两套地址总线，一套用于读数据，另一套用于写数据。
ZxsLoves·2023-08-18 08:39

【【典型电路设计之片内存储器的设计之RAM的Verilog HDL描述一】】

典型电路设计之片内存储器的设计之RAM的VerilogHDL描述一RAM是随机存储器，存储单元的内容可按需随意取出或存入。这种存储器在断电后将丢失所有数据，一般用来存储一些短时间内使用的程序和数据。
ZxsLoves·2023-08-17 18:50

Vivado调用VIO核

文章目录前言一、IP核的介绍二、VIO核1.作用2.调用方法总结前言提示：本篇文章所使用的软件为Vivado2018.3：以四选一数据选择器为例，使用veriloghdl语言以及Vivado自带的VIO
素年锦什·2023-08-17 07:56

数字集成电路设计（三、Verilog HDL程序设计语句和描述方式）（一）

小结**2.4过程连续赋值语句2.5条件分支语句2.5.1if分支语句2.5.2case条件分支语句2.6循环语句在电路设计过程中，VerilogHDL有三种程序设计方式：数据流建模，行为级建模，结构化建模结构化建模就是搭电路
普通的晓学生·2023-08-15 09:11

【【verilog典型电路设计之流水线结构】】

verilog典型电路设计之流水线结构下图是一个4位的乘法器结构，用verilogHDL设计一个两级流水线加法器树4位乘法器对于流水线结构其实需要做的是在每级之间增加一个暂存的数据用来存储我们得到的东西我们一般来说会通过在每一级之间插入
ZxsLoves·2023-08-15 09:09

爆肝4万字❤️零基础掌握Verilog HDL

文章目录0.前言1.VerilogHDL简介1.1什么是VerilogHDL1.2verilog发展历史ㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤ1.3为什么要使用verilog1.4IPcore2.
楚生辉·2023-08-10 16:41

verlilog语言实现8位移位寄存器

姓名：杨汉雄学号：19011210569【嵌牛导读】VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能
d36a3fd5b3e4·2023-08-09 03:35

Verilog语法（二）——运算符

VerilogHDL中支持多种运算符，包括算术运算符、比较运算符、逻辑运算符、位运算符等等。以下是一些常用的运算符及其用法。算术运算符Verilog中的算术运算符包括加法、减法、乘法、除法、取模等。
kyle_ic·2023-08-04 16:20

Verilog HDL 阻塞和非阻塞赋值的理解(2)

VerilogHDL阻塞和非阻塞赋值的理解(2)阻塞和非阻塞赋值的语言结构是Verilog语言中最难理解概念之一。
ShareWow丶·2023-08-04 16:47

Verilog 实现流水灯

3.6、测试文件3.7、上板验证4、总结1、实验平台软件：PC、QuartusPrime18.1、Modelsim10.5b硬件：AlteraFPGA开发板（EP4CE6E22F17C8）2、实验目的编写VerilogHDL
青柠Miya·2023-08-04 16:46

（138）Verilog[UART发送]

（138）Verilog[UART发送]1本节目录1.1本节目录1.2Verilog介绍1.3Verilog[UART发送]1.4结束语2Verilog介绍第一，VerilogHDL是一种硬件描述语言（
宁静致远dream·2023-08-04 16:07

数电第七周实验：从全加器到四位串行进位加法器

要求：2.用VerilogHDL实现并在FPGA开发板上验证。
Enoshima·2023-08-04 16:04

一文搞懂FPGA的Verilog分频

下面以VerilogHDL为基础介绍占空比为50%的分频器。1.偶分频偶分
Tyro111·2023-08-01 01:19

Verilog语法中parameter与localparam

Verilog语法中parameter与localparam对读者的假设已经掌握：.可编程逻辑基础.VerilogHDL基础.使用Verilog设计的QuartusII入门指南.使用Verilog设计的
橙黄橘绿时、·2023-08-01 01:47

Linux 系统下 “Verilog” 编程配置

VerilogHDL语言由一系列的关键字、表达式和语句组成，这些元素可以用来描
물の韜·2023-07-26 13:37

如何格式化代码并在word中内嵌格式化代码，美化代码插入word中

：https://paste.ubuntu.com/2、在Poster处键入自己的名字或者昵称，Syntax处选择自己的代码类型（Ubuntu网站基本支持所有主流的代码类型），这里利用比较小众的语言：VerilogHDL
登 风·2023-07-23 05:59

VerilogHDL学习教程-HDLBits网站

VerilogHDL学习教程-HDLBits网站在学习VerilogHDL语言的过程中，作为初学者小白不免有疑惑要从哪里开始。
D.C_H·2023-07-17 16:32

编写一个有32个32位寄存器的寄存器堆

使用verilogHDL进行编写moduleregfile(rna,rnb,d,wn,we,clk,clrn,qa,qb);input[4:0]rna,rnb,wn;input[31:0]d;inputwe
TZ燊·2023-07-13 19:02

12.5 Hierarchical names （层次化名称）

VerilogHDL描述中的每个标识符应具有唯一的分层路径名。模块的层次结构和项目的定义（如模块内的任务和命名块）应定义这些名称。
一只迷茫的小狗·2023-06-23 14:29

基于STM32 ARM+FPGA的电能质量分析仪方案（二）软件设计

FPGA+ARM控制部分包括VerilogHDL硬件描述语言和C语言的开发。FPGA部分主要控制AD7606模数转换、数字三相锁相环和FFT谐波计算模块、SDRAM控制器的设计、FSMC接口模块等。
深圳信迈科技DSP+ARM+FPGA·2023-06-21 10:44

【FPGA】关于软核、固核、硬核的区别

软核是用VHDL、VerilogHDL等
风声holy·2023-06-17 05:41

三、4【Verilog HDL】基础知识之模块和端口

参考书籍：《VerilogHDL数字设计与综合》第二版，本文档为第四章的学习笔记。
追逐者-桥·2023-06-13 02:44

Quartus入门：Quartus II实现D触发器及时序仿真

创建波形文件3、保存编译4、仿真波形图二、调用D触发器，进行仿真，时序波形验证1、创建项目2、创建波形文件3、保存编译4、仿真波形图三、用Verilog语言写D触发器，进行仿真验证1、创建项目2、新建VerilogHDL
Fu-yu·2023-06-08 06:58

Quartus设计D触发器并进行仿真观察时序波形

D触发器并仿真1、创建工程2、新建原理图文件3、编译4、仿真波形图三、调用D触发器并仿真1、创建工程2、新建文件3、编译4、仿真波形图四、用Verilog语言实现D触发器及时序仿真1、创建工程2、新建VerilogHDL
漠影zy·2023-06-08 06:18

实验四 计数器

打开QuarterII新建一个基于ALTERA的Cyclone系列FPGA芯片EP1C3T144C8N的项目保存在D:\dianlu\ecp1文件夹中，新建一个VerilogHDL文件，将附件一代码写入
简单点了·2023-06-07 08:36

Verilog HDL 快速入门FPGA超级干货第一季

废话不多说，直接上菜，干饭目录VerilogHDL快速入门FPGA超级干货第一季1.模块2.时延3.数据流描述方式4.行为描述方式5.结构化描述形式6.混合设计描述方式7.设计模拟VerilogHDL快速入门
琅中之嶹·2023-06-07 03:03

Synopsys工具简介

LEDA预先将IEEE可综合规范、可仿真规范、可测性规范和设计服用规范集成，提高设计者分析代码的能力〓VCSTMVCS是编译型Verilog模拟器，它完全支持OVI标准的VerilogHDL语言、PLI
wjx5210·2023-06-07 00:05

记录Verilog的一些关键点

记录Verilog的一些关键点VerilogHDL模块结构VerilogHDL基本语法语言要素常量变量和数据类型参数向量存储器运算符位拼接运算符缩位运算符等式运算符VerilogHDL的基本语句可综合性的设计语句时间控制语句过程语句块语句赋值语句
技术考古员·2023-04-21 07:37

二线制I2C CMOS串行EEPROM续

1、串行EEPROM读写器件我们要设计一个串行EEPROM读写器件，这要求我们设计出能够综合的VerilogHDL代码。
li_li_li_1202·2023-04-20 05:27

从零开始设计RISC - CPU——001

Verilog而创立的栏目，如有问题可以讨论参考书目：Verilog数字系统设计教程第【4】版，夏宇闻韩彬著开展RISC——CPU设计达到的四个目的：1.学习RISC——CPU的基本结构和原理2.了解VerilogHDL
王是求是·2023-04-18 18:12

硬件语言Verilog HDL牛客刷题 day09 哲K部分

1.VL59根据RTL图编写Verilog程序1.题目：根据以下RTL图，使用VerilogHDL语言编写代码，实现相同的功能，并编写testbench验证功能2.解题思路2.1了解D触发器的知识（在时钟是上升沿的时候
_She001·2023-04-17 21:13

基于 Verilog HDL 设计真彩图的灰度处理模块

应用案例，真彩图转灰度图的心理学计算公式：Gray=0.299R+0.587G+0.114B本文给出具体的设计、仿真源码（VerilogHDL）。结合MATLAB平台验证结果的准确性。
在路上-正出发·2023-04-17 07:28

【Verilog数字系统设计（夏雨闻）6-------模块的结构、数据类型、变量和基本运算符号2】

Verilog数字系统设计（夏雨闻）6-------模块的结构、数据类型、变量和基本运算符号2常量数字参数型变量wire型reg型memory型VerilogHDL中总共有19种数据类型。
周猿猿·2023-04-13 00:20

verilog拼接符及其它符号的用法

目录【拼接符的用法】【拓展资料】1）基本的算术运算符：2）位运算符：3）逻辑运算符：4）关系运算符5）等式运算符6)移位运算符7）位拼接运算符8）缩减运算符【拼接符的用法】在VerilogHDL语言有一个特殊的运算符
光·宇·2023-04-11 08:21

【swjtu】数字电路实验4-可控分频器设计

2、巩固VerilogHDL时序电路设计。二、基本实验内容1、FPGA开发板上有一个50MHz的高频时钟。设计一个可控分频器，clk_in
码龄零年_921·2023-04-10 16:12

（65）FPGA模块复用（Verilog）

简介4）FPGA模块复用（Verilog）5）技术交流6）参考资料2FPGA入门与提升课程介绍1）FPGA入门与提升文章目的是为了让想学FPGA的小伙伴快速入门以及能力提升；2）FPGA基础知识；3）VerilogHDL
宁静致远dream·2023-04-10 13:39

IC设计经典书籍

1《VerilogHDL高级数字设计》中文版和原著。这本书本人以为是讲Verilog方面的最好的一本书，看完此书后，相信大家的code水平会有很大提高。
limanjihe·2023-04-09 13:02

Verilog十大基本功7 (IC设计经典书籍)

1《VerilogHDL高级数字设计》中文版和原著。这本书本人以为是讲Verilog方面的最好的一本书，看完此书后，相信大家的code水平会有很大提高。书中例子
因蕃·2023-04-07 11:37

FPGA实验 - 锁相环调用

调用IP核点击tools直接下一步搜索pll，选择altpll，选择verilogHDL，输入命名，点击下
江南小作坊·2023-04-04 13:54

FPGA设计显示电压值

本次设计在QuartusII环境下进行，以VerilogHDL语言实现分频、模数转换、数码管显示、led灯蜂鸣器声光报警等系统所需模块。利用层次化、模块化的开发的方法完成设计，并进行波形仿真。
Circ.·2023-04-04 12:54

Verilog DHL 学习笔记

verilog/*Verilog学习笔记-1*///@`13//2017年6月6日/*1.1什么是VerilogHDL?
卡尔是正太·2023-04-02 15:55

（196）Verilog HDL：使能的D触发器

（196）VerilogHDL：使能的D触发器1.1目录1）目录2）FPGA简介3）VerilogHDL简介4）VerilogHDL：使能的D触发器5）结语1.2FPGA简介FPGA（FieldProgrammableGateArray
宁静致远dream·2023-04-02 13:22

Verilog语法之运算符

运算符总的文章小白如何快速入门VerilogVerilogHDL语言的运算符范围很广，其运算符按其功能可分为以下几类:算术运算符(+,－,×，/,％)赋值运算符(=,,=,>)拼接运算符({})其它在VerilogHDL
yijiancmy·2023-04-02 13:23

Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别

文章目录前言一、单目运算符、双目运算符和三目运算符二、位运算符三、逻辑运算符四、缩减运算符五、总结前言我们在学习和理解VerilogHDL中的一些运算符的意义时，可能会对一些运算符的使用产生混乱，因此本文整理了
打工人axing·2023-04-02 12:50
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他