E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
ZYNQ裸机开发
PYNQ2裸跑之网络
Zynq
中所有开发板都是以lwipecho例程来检测网络硬件是否正常,实际做项目中,该pro会显得很繁琐。借鉴了FPGADesigner的博客,对软件提供的例子工程进行了简化修改。
LYC_0504
·
2020-08-16 21:25
ZYNQ
FPGA
PYNQ
pynq笔记
PS/PLInterfaces
Zynq
在ps和pl之间有9个axi接口。
果乐果香
·
2020-08-16 21:16
自述
FPGA学习
PYNQ
ZYNQ
启动
FPGA做外设的A9双核处理器。它的启动流程自然也和FPGA完全不同,而与传统的ARM处理器类似持从多种设备启动,包括Jtag,NAND,parallelNOR,SerialNOR(Quad-SPI),以及SD卡。1.在器件上电运行后,处理器自动开始Stage-0Boot,也就是执行片内BootROM中的代码2.BootROM会初始化CPU和一些外设,以便读取下一个启动阶段所需的程序代码,FSBL
rrr2
·
2020-08-16 20:16
PYNQ
PYNQ Overlay介绍
通过它们,用户可以把
Zynq
处理系统(ProcessingSystemofthe
Zynq
)上的应用扩展到可编程逻辑层面上。Overlays可以用来加速软件应用或者为特定的应用自定义其硬件平台。
悟影生
·
2020-08-16 20:34
PYNQ-Z2
解锁HLS开发|Demo(1):ARM动态配置FPGA的自定义IP
微信公众号:佛系入门
ZYNQ
图像处理“狂浪是一种态度”“八卦HLS”本次Demo目的及功能本次Demo原理分析HLS开发->源文件设计HLS开发->控制协议的“冲突”HLS开发->仿真文件设计HLS开发
佛系入门ZYNQ图像处理
·
2020-08-16 20:08
HLS开发
PYNQ移植实记 三、框架移植
ZYNQ
7015系列板卡pynq框架移植ByDnknow.恒三、框架移植1、板级描述文件准备在最小Soc创建完成之后,从Vivado工程目录中得到\demo.runs\impl_1\demo_wrapper.bit
DnKnow
·
2020-08-16 20:15
Pynq从零开始
VIVADO+
ZYNQ
7000入门一, 第一个PL程序,从创建到运行
学习FPGA开发是普通硬件工程师往资深硬件工程师发展的必经之路,随着芯片的集成化越来越高,传统硬件工程师可以做的工作越来越少,是不是硬件工程师就没有前途了?随着FPGA的集成度越来越高,以及应用市场对于大数据量/大运算量的需求与日俱增,ARM+FPGA的集成路线会成为未来的芯片发展的主流趋势。掌握这种异构平台的开发技能也是硬件工程师提升自身能力的途径之一。先从一个简单的Verilog程序入手吧,今
malcolm_110
·
2020-08-16 19:47
FPGA
FPGA
Vivado
Petalinux系列——1.创建Petalinux工程
前面介绍了Petalinux工具的安装,本篇文章介绍如何使用Petalinux工具给
ZYNQ
芯片编译一个linux系统。
lulugay
·
2020-08-16 19:25
Petalinux系列
overlay的设计
本节假定读者具有数字设计,构建
Zynq
系统和Vivado设计工具的一些经验。PLDesignXilinx®Vivado软件用于创建
Zynq
设计。将生成可用于对
Zynq
PL
战斗机上的飞行员
·
2020-08-16 18:00
xilinx
overlay
Xilinx
zynq
zynq
MP Petalinu安装和使用
安装petalinux升级了安装方式变化,2015.2.1会自动新建子文件夹,而2018.2需要手动设置,每次都折腾一下,记录一下。cd~/program/mnt/hgfs/F/petalinux-v2018.2-final-installer.runpetalinux-v2018.2-final/mnt/hgfs/F/petalinux-v2015.2.1-final-installer.run
黑客三遍猪
·
2020-08-16 18:44
Xilinx
PYNQ-Z2入门(1) 初识+安装镜像+启动设备+连接网络
主芯片就是这块
ZYNQ
7020,官方给出的信息如下:双核ARM-A9(ARM部分);可编程逻辑器件(FPGA部分)供电:供电可以用Micro-usb供电也可以用12V的DV圆头的电源适配器供电,通过选择跳帽来选择哪一个供电方式
第一个清晨_LU
·
2020-08-16 18:40
PYNQ-Z2-开箱测试
1.PYNQ简介PYNQ-Z1开发板支持PYNQ项目,这是一个新的开源框架,使嵌入式编程人员能够在无需设计可编程逻辑电路的情况下即可充分发挥Xilinx
Zynq
AllProgrammableSoC(APSoC
Vuko-wxh
·
2020-08-16 18:07
#
PYNQ
PYNQ-TinyYoloV3 ON THE PYNQ
YoucanusepythontodevelopFPGA,itisPYNQ.ThebriefspecificationofPYNQZ2isasfollows,withsomeparametersIamconcernedaboutbolded:
ZYNQ
XC7Z020
李伯爵的指间沙
·
2020-08-16 17:03
English
blog
FPGA
Python
使用
ZYNQ
实现复杂嵌入式系统,真的好用!
[导读]基于
ZYNQ
实现复杂嵌入式系统非常便利,其应用领域也越来越广泛,本文来从对
ZYNQ
芯片架构的理解来谈谈个人体会。
嵌入式资讯精选
·
2020-08-16 11:40
嵌入式
单片机
信号处理
物联网
人工智能
zynq
的64位全局定时器
zynq
有一个64位全局定时器,我觉得有点实用价值,比如精确的实时计算,代码运行时间计算。怎么用呢?我就google了一下,有篇文章推荐查看2个文件。
我可能是个程序员
·
2020-08-16 07:44
如何优雅的配置寄存器---
ZYNQ
Cortex-A9定时器配置函数解析XTmrCtr_SetOptions()
日常废话北京可太冷了,说好要写一段废话,发生了不少事情,好与丧的都有,丧的占大多数。话不能多说,自己消化就好,多说就泄露了天机。底层寄存器配置与定时器配置函数的引入在使用ARMCortex-A9的中断系统时,阅读到了一段配置定时器的程序,其中包含的一行程序引起了我的注意。XTmrCtr_SetOptions(&TMRInst,0,XTC_INT_MODE_OPTION|XTC_AUTO_RELOA
呵呵哒15
·
2020-08-16 07:01
Xilinx学习
基于
ZYNQ
的中断的使用(4)
基于
ZYNQ
的私有中断的使用项目简述私用中断简述PS端设计PL端设计下板测试总结项目简述前面的文章我们已经讲解了
ZYNQ
的共享中断、软中断,每种中断的类型我们都进行了相应的讲解。
朽月
·
2020-08-16 04:23
FPGA
基于
ZYNQ
的SD卡的访问
基于
ZYNQ
的SD卡的访问参考文献项目简述FAT文件架构简述bmp图像数据格式PS端设计下板测试结果总结参考文献[1].V3学院项目简述现在FPGA板卡上面常用的存储设备是SD卡,也经常将BOOT文件下载到
朽月
·
2020-08-16 04:23
FPGA
qspi flash驱动开发记录
目录序驱动概括驱动框架演变1,设备和驱动在一起2,设备和驱动分离3,设备树的引入设备树qspiflash预备知识
zynq
qspiflashcontroller介绍qspi协议介绍qspiflash介绍块设备驱动框架介绍
唐大大鹏
·
2020-08-16 03:56
linux
kernel
[
ZYNQ
入门宝典]GTX高速口带着IBERT一起玩(二)
(全文以7Z045为例)1.IBERT初体验:IBERT全称IntegratedBitErrorRatioTester,顾名思义:集成好的单比特高速误码率测试工具。它可以利用FPGA内部资源,评估检测FPGA中GTX的通断和通信性能。一般的误码率可以算到十的负十二次方级别。通过在IP生成时的设置,可以分别对链路进行内该IP可以对通讯速率,参考时钟速率,数据宽度进行个性化设置。回环和外回环的测试。它
ERROR:99
·
2020-08-16 03:54
ZYNQ学习系列
数字电路基础草稿
zynq
名词术语PS:处理系统(ProcessingSystem),就是与FPGA无关的ARM的SOC的部分。PL:可编程逻辑(ProgarmmableLogic),就是FPGA部分。
weixin_38248082
·
2020-08-16 03:52
VGA控制的verilog模块设计
1.VGA接口VGA只需要三个接口:R:红色深度值G:绿色深度值B:黄色深度值HS:行同步VS:场同步下图是
zynq
7000开发板上的VGA接口原理图。
weixin_30486037
·
2020-08-16 02:06
Zing AXI总线Chipscope参考设计
主要是熟悉
ZYNQ
器件开发及调试的基本步骤。主要包括,UART测试、采用PL端逻辑设计PS外设、AXI总线Chipscope调试、定时器中断设计、按键及点灯的设计。
公孙璃
·
2020-08-16 02:02
zedboard
Xilinx
ISE
zynq
音乐播放流程
在《
zynq
audiopcmDMA》里提到了snd_pcm_writei()这个函数,这个函数是alsalib里的接口,其实现如下:snd_pcm_sframes_tsnd_pcm_writei(snd_pcm_t
shichaog
·
2020-08-16 01:13
fpga
ZYNQ
双核运行简例
BMP(受约束多进程):与SMP类似,但开发者可以指定将某个任务仅在某个指定内核上执行默认情况下,
ZYNQ
仅运行一个C
王先森_01.h
·
2020-08-16 00:52
ZYNQ
米尔科技
zynq
利用MIO操作LED灯的linux驱动
一.目标在米尔科技
zynq
的z-turn开发板上,通过编写驱动,实现对两盏灯的控制。二.分析①硬件部分这两盏绿灯位于
zynq
的MIO0和MIO9上。
天使之猜
·
2020-08-15 23:00
zynq
使用ROS进行ARM端与PC端通信
终于在
ZYNQ
上跑起了ROS,接下来最令人关心的就是能否使用ROS使ARM端和PC端进行通讯了,我按照wiki上的教程进行了实验,基本上是没有问题的,只是需要修改一下ARM端和PC端的hosts文件。
古-月
·
2020-08-15 23:27
ROS
ROS探索总结
基于
ZYNQ
的OV5640图像采集+LCD显示测试
在实际开发中,我们会经常使用到LCD屏,LCD屏的种类有很多种,对应的使用方法也有所不同,但是,在
ZYNQ
图像传输开发中,思路大体类似,下面介绍在
ZYNQ
中,使用LCD显示OV5640图像方法。
chenwanzui2526
·
2020-08-15 22:59
Zynq
通过TFTP进行启动
本文介绍如何通过TFTP进行
ZYNQ
芯片的启动开发平台:虚拟机:VirtualBoxUbuntu:14.04Ubuntu中安装Vivado2015.4和SDK硬件平台:Zedboard开发板准备工作:1
零阶简振波
·
2020-08-15 21:28
Linux学习
ZYNQ开发
ZYNQ
7000-Linux-MIO-LED
ZYNQ
7000-Linux-MIO-LED一、目标二、寄存器配置三、代码四、结果一、目标一个通过MIO50引脚点亮LED的驱动。
Chi_Hong
·
2020-08-15 21:49
ZYNQ
10G以太网实现udp、arp、icmp设计及测试
1.设计流程实现udp、arp、icmp(ping)等协议,支持udp动态数据包大小、自动添加udp校验和和长度、动态更新端口号,支持ping,验证链路,支持更改ip等网络配置10g采用
zynq
7fpga
weixin_43189165
·
2020-08-15 16:36
10g以太网
udp
zynq
72.xilinx vivado
zynq
vdma仿真及应用详解(一)
很多人用
zynq
平台做视频图像开发,但是对vdma了解比较少,上手起来稍微有些困难,我针对这一现象,做了一个基于vivado和modelsim的仿真和应用测试工程,并写篇文章做些介绍,希望能对大家有帮助
weixin_30949361
·
2020-08-15 16:50
【高速接口-RapidIO】6、Xilinx RapidIO核仿真与包时序分析
:本文的所有图片如果不清晰,请在浏览器的新建标签中打开或保存到本地打开一、软件平台与硬件平台软件平台:操作系统:Windows8.164-bit开发套件:Vivado2015.4.2硬件平台:评估板:
ZYNQ
weixin_30629977
·
2020-08-15 16:05
ZYNQ
FPGA HLS旅程(1)
作者本人最近在研究双目测距算法,已经在ARM上面实现了双目测距,现在想在FPGA上面实现双目测距。用Verilog开发难度太大,现在只能用HLS进行综合,鉴于有部分学者对英文文档的学习比较吃力,我就直接参考官方的手册ug871-vivado-high-level-synthesis-tutorial进行和实现的。相当于把XILINX的官方文档实际操作了一遍。鉴于国内没有很多人讨论HLS和xfope
Spark Wang
·
2020-08-15 12:12
FPGA
HLS
zedboard(二)----开机启动过程
zynq
-7000器件有效的利用了CPU来帮助配置,在没有外部JTAG的情况下,处理器系统(PS)与可编程逻辑(PL)都必须依靠PS来完成芯片的初始化配置。
sanwan
·
2020-08-15 12:37
zedboard学习
从SD卡中的 ext4 文件系统加载Linux -
ZYNQ
7021学习
按照黑金教程移植的Linux,开发板启动后挂载的文件系统其实是uImage镜像中小文件系统(即ramdisk中的文件系统)。Linux启动后会出现这样的提示“mmc1:triedtoresetcard”、“blk_update_request:I/Oerror,devmmcblk1rpmb,sector0”、“mmcblk1rpmb:timedoutsendingr/wcmdcommand,car
逸璞丷昊
·
2020-08-15 12:02
嵌入式开发
Linux开发
Linux移植
Zynq
ZC702平台 QSPI + eMMC实现
预备知识:UG821Theprocessorsystembootisatwo-stageprocess:•AnotherbootmodesupportedthroughFSBLiseMMCbootmode.Thisbootmodeispossibleonlywhentheprimarybootmode(setthroughthebootmodepins)isQSPI.Thisisusedwheny
Ye__sea
·
2020-08-15 12:58
Xilinx_Zynq开发
Xilinx开发板 新建SDK报错
在vivado生成bit文件后,lauchSDK->newapplication报错,报错如图1用的米联开发板
zynq
xc7z010,按照开发板教程(图2)操作步骤,得到上述错误,在qq群里问了多次无果
xue_hit
·
2020-08-15 12:21
报错
Zedboard 评测(一)——Demo演示
Zedboard是第一款面向开源社区的
Zynq
-7000系列开发板,而
Zynq
-7000系列FPGA,也称为完全可编程(AllProgramable)SoC,是Xilinx一个有重大意义的产品系列。
xiaoyangger
·
2020-08-15 12:47
CPLD/FPGA
zedboard移植(uboot配置PL侧,uEnv.txt中设置变量,DTB取消chosen,rootfs挂载到SD卡EXT4分区)
下载uboot2013.4,修改
zynq
_common.h和
zynq
_zed.h。使之加载PL侧bit文件。
Huskar_Liu
·
2020-08-15 12:52
linux
petalinux生成的image文件与作用
对于
ZYNQ
MPSoC有以下几个文件,1.FSBL这个FSBL跟
zynq
-7000的fsbl是一样的,用户可以选择用cortex-a53制作启动的fsbl文件,也可以选择用cortex-r5来制作启动的
Huskar_Liu
·
2020-08-15 12:52
petalinux
zedboard第二十四课(standaloneOS , BSP DEVICE DRIVER ,API模块架构)
我们已经学习了关于如何使用SDK提供的DRIVER的API,控制
zynq
上的外设,本文思考API的模块架构,以及编程思想。首先来看SOD设计思想的几个重要原则。1)结构体对象抽象,数据整合,封装。
Huskar_Liu
·
2020-08-15 12:51
vivado
Zynq
Fatfs文件系统应用笔记
Zynq
Fatfs文件系统应用笔Hello,panda笔记介绍基于所描写叙述的
Zynq
Fatfs基于Xilinxxilffsv3.0和Sdpsv2.4,文件系统採用在Bare-Metal和轻量级操作系统中经常使用的
weixin_33924312
·
2020-08-15 11:51
ZYNQ
-ZedBoard USB HOST问题初探
在用Vivado(2015.4.2)在ZedBoard上搭建如图所示的PS最小系统时,USB-OTG无法正常使用且在启动LOG中报错。经过与原厂的各个启动文件进行对比替换,最后确定是Vivado工程生成的bit流出了问题。也就是说建立的工程不对。USB启动错误提示信息:外置PHY芯片初始化失败,载入模块失败。ehci_hcd:USB2.0'Enhanced'HostController(EHCI)
weixin_30776545
·
2020-08-15 11:05
zedboard学习第一篇
2.第一个工程就从helloworld开始吧,Zed板上的
Zynq
是一个PS(processingsystem,双核A9+存储管理+外设)+PL(programableLogic)结构,如果不使用PL,
weixin_30765577
·
2020-08-15 11:05
(原创)一步一步学ZedBoard &
Zynq
(二):使用PL做流水灯
《一步一步学ZedBoard&
Zynq
》系列第二篇,目的是为了学习不使用ARMPS情况下,只对
Zynq
PL的编程方法,同时学习XilinxPlanAhead工具的使用方法更多更新请关注我的博客:@超群天晴
weixin_30527143
·
2020-08-15 11:59
ZYNQ
AXI DMA
此文是转载自http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.html我在测试AXIDMA时参考了这个文章,调通了xilinx官方的axidmatest.c环境:uboot:2015.4kernel2015.3vivado2015.4.1修改的地方:1、用SDK生成设备树要添加axidmatest的节点:axidma-
weilxuext
·
2020-08-15 11:49
ZYNQ
petalinux程序开机自己启动
Vivado/2017.4/settings64.shsource/opt/pkg/petalinux/settings.shpetalinux-create--typeproject--template
zynq
四叶草听雪
·
2020-08-15 11:13
ZYNQ
PS_PL
zynq
开发学习记录:Linux内核、设备树编译及文件系统制作
1.Linux内核预编译开发者可以从xilinx的github源码库中下载各个版本的Linux内核,这里选用评估板提供的版本,将linux-xlnx-xilinx-v2015.4.zip压缩包通过虚拟机与主机共享方式拷贝至虚拟机共享目录中,并右键提取到此处。cd/home/work/linux-xlnx-xilinx-v2015.4/makeARCH=armCROSS_COMPILE=arm-xi
Surest
·
2020-08-15 11:58
zynq
Linux
Zynq
7020 busybox创建自己的文件系统
下载busybox:gitclonegit://git.busybox.net/busybox1、先清除编译出来的文件及配置文件:makedistclean2、配置busybox保存退出后,执行make编译3、执行makeinstall,会把文件系统生成在busybox源码根目录下的_install目录4、把交叉编译器里的arm-xilinx-linux-gnueabi/libc/lib里的内容,
smile_5me
·
2020-08-15 11:24
Xilinx
Zynq7020
上一页
22
23
24
25
26
27
28
29
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他