ZYNQ裸机开发第4页

10—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—顶层代码

在之前的文章中具体控制代码已经全部进行了分析与解释，顶层模块进行模块的输入输出的定义、内部变量的定义、模块的实例化与蓝牙信号的判断。代码如下：moduletop_modlue(inputclk,//系统时钟inputreset,//复位按键inputrx,//蓝牙接收inputwire[3:0]signal,//红外信号inputwireEcho,//超声波接收input[3:0]track,//

贡橙小白鼠·2024-01-01 02:08

0—基于FPGA(ZYNQ-Z2)的多功能小车

在电子技术与创新的课设中我选择了这个题目，在设计的时候遇到了非常多的问题，但是网上的对应资料又非常少，因此在完成设计之后，我把设计方法与代码在这篇博客中分享出来，希望能对需要的人有所帮助。目录1.题目2.题目分析：3.器件使用4.工程文件5.传送门1.题目基于FPGA的多功能小车1、基本要求设计一个多功能的智能小车，通过多传感器的数据融合可以实现智能小车的红外避障、循迹、寻光、红外遥控、无线蓝牙、

贡橙小白鼠·2024-01-01 02:37

5—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—蓝牙串口

目录1.蓝牙模块介绍2.UART介绍3.Verilog代码：3.1Uart_RX模块：3.2分频模块：3.3Uart驱动模块3.4Uart控制模块4.总览1.蓝牙模块介绍我使用的是JDY-31蓝牙模块，在连线中，要注意RX-TX,TX-RX。即FPGA约束的TX对应蓝牙模块的RX，约束的RX对应蓝牙模块的TX。2.UART介绍蓝牙模块使用UART串口通信协议，具体介绍如下：UART（通用异步收发器

贡橙小白鼠·2024-01-01 02:33

复旦微ZYNQ EMIO控制PL LED

一，复旦微和XILINX对比（我的了解）1，复旦微ZYNQFPGA开发工具是Procise，ARM开发工具是IAR；2，它与xilinxZYNQ不同的是，xilinx移植的是两个ARMCONTEXA9或者高端

寒听雪落·2023-12-31 20:22

ZYNQ-Linux开发之（五）Vivado工程搭建，设备树修改方法，复旦微电子fmql开发、vivado联合procise、IAR的linux系统开发-保姆级教程-非常详细

FMQL开发流程整体开发流程如下：具体开发流程：Vivado工程搭建首先根据自己项目的功能需求，结合原理图，明确vivado工程中所需搭建的PS和PL部分的资源。搭建使用的是vivado2018.2版本的vivado创建vivado工程：双击vivado软件，打开后点击CreateProgect选项点击next，输入工程名字，选择保存路径，勾选CreateProjectSubdirector，路径

披着假发的程序唐·2023-12-31 20:51

工作记录11.27

个月后，就每天都在加班，现在公司实行996，快递已经6天没拿啦，也不知道给我退回没..........今天星期六，记录一下这几天工作的事现在在学习调高精度授时仪的软件，主要学习ARM的部分1.下载软件到ZYNQ

SN...·2023-12-31 20:21

ZYNQ 7020 之 FPGA知识点重塑笔记一——串口通信

目录一：串口通信简介二：三种常见的数据通信方式—RS232串口通信2.1实验任务2.2串口接收模块的设计2.2.1代码设计2.3串口发送模块的设计2.3.1代码设计2.4顶层模块编写2.4.1代码设计2.4.2仿真验证代码2.4.3仿真结果2.4.4板上验证一：串口通信简介通信方式一般分为串行通信和并行通信。并行通信是指多比特数据同时通过并行线进行传送。这种传输方式通信线多、成本高，故不宜进行远距

都教授_·2023-12-29 13:07

【Petalinux】制作SD卡操作系统启动

135217761【Petalinux】下为空白SD卡建立BOOT，rootfs分区Petalinux生成Petalinux框架petalinux-create--typeproject--templatezynq

东枫科技·2023-12-29 02:40

【ZYNQ】ZYNQ7000 XADC 及其驱动示例

XADC简介ZYNQSoC的XADC模块包括两个12位的模数转换器，转换速率可以达到1MSPS（每秒一百万次采样）。它带有片上温度和电压传感器，可以测量芯片工作时的温度和供电电压。

Hello阿尔法·2023-12-28 00:00

fpga xvc 调试实现，支持多端口同时调试多颗FPGA芯片

FPGA_Linuxer·2023-12-27 22:44

FPGA-Xilinx ZYNQ PS端实现SD卡文件数据读取－完整代码

FPGA-XilinxZYNQPS端实现SD卡文件数据读取本章节记录XilinxZYNQPS端实现SD卡txt文件的数据读取。

Bellwen·2023-12-26 20:27

FPGA-ZYNQ-7000 SoC在嵌入式系统中的优势

FPGA-ZYNQ-7000SoC在嵌入式系统中的优势本章节主要参考书籍《XilinxZynq-7000嵌入式系统设计与实现基于ARMCortex-A9双核处理器和Vivado的设计方法(何宾，张艳辉编著

Bellwen·2023-12-26 20:56

AXI总线核心解读---基于官方文档

AXI总线何处使用AXIZYNQ异构芯片，内部总线使用的AXI总线纯FPGA的IP接口也要用高速接口，DDR（AXI、传统）等模块都有涉及到什么是AXI总线AXI的三种形式:AXI-FULL：高性能的存储器映射需求

Per_HR7·2023-12-25 23:48

裸机开发(1)-汇编基础

文章目录GNU汇编语法常用汇编指令处理器内部数据传输指令存储器访问指令压栈和出栈指令跳转指令算术指令逻辑运算指令实战函数发生调用时，需要进行线程保护，简单来说，就是先进行压栈操作，将调用函数参数、返回值等存到R0-15寄存器中，在执行完毕后，需要将数据内容从寄存器读出，进行出栈操作，而这一系列操作需要SP指针。芯片上电后SP指针（堆栈指针寄存器）还未初始化完毕，无法执行C代码，所以必须要用汇编设置

Embedded-Xin·2023-12-25 20:43

【Linux驱动】字符设备驱动模板（五）—— 寄存器驱动LED

一、驱动入口函数一般对外设的初始化，只要执行一次即可，所以放在驱动入口函数xxx_init1、建立物理地址和虚拟地址的映射在裸机开发时，因为没有OS，所以一般通过直接读写物理地址来操作寄存器；有了OS后

仲夏夜之梦~·2023-12-25 13:32

【Linux驱动】pinctrl 和 gpio子系统（一）—— pinctrl 节点解析，引入gpio子系统

裸机开发时，如果要点亮一个LED，我们要做如下内容：初始化时钟设置引脚复用为哪个功能，配置引脚的电气属性设置引脚的IO方向、初始值有了设备树以后，我们可以通过pinctrl和gpio子系统来配置上述内容

仲夏夜之梦~·2023-12-25 13:02

裸机开发(2)-裸机实战

Embedded-Xin·2023-12-25 12:54

Led驱动实验之Led灯初始化

二.Led驱动的IO初始化说明1.地址映射前面进行Led灯裸机开发实验时，关于Led的IO初始化工作包括如下：1.使能时钟信号，即设置Led灯相关的时钟IO口2.复用功能，即设置为GPIO功能3.配置电气

凌肖战·2023-12-25 04:08

ZYNQ开发环境搭建

ZYNQ开发环境搭建虚拟机下petalinux安装/废除start************/①安装库sudoapt-getinstalltofrodosgawkxvfbgitlibncurses5-devtftpdzlib1g-devzlib1g-dev

try_HH·2023-12-24 10:15

ZYNQ AX7021基础开发梳理---（1）PL工程创建调试流程梳理

ZYNQAX7021基础开发梳理—（1）PL工程创建调试流程梳理一、概述此系列文章记录ZYNQAX7021开发流程梳理，包含vivado、sdk软件使用，PL工程创建及开发流程、PSSDK工程创建及开发流程

try_HH·2023-12-24 10:15

关于仿真ZYNQ时无法模拟PS端对PL端控制信号的问题

1.ZYNQ工程我有一个ZYNQ的工程，外部输入ADC数据，在PL端进行处理后发送到PS端，我的BD文件如下图，对外只有ADC的时钟和数据接口，其它都是内部走线。

pp_0604·2023-12-24 04:54

ZYNQ之FPGA学习----Vivado功能仿真

1Vivado功能仿真阅读本文需先学习:FPGA学习----Vivado软件使用典型的FPGA设计流程，如图所示：图片来自《领航者ZYNQ之FPGA开发指南》Vivado设计套件内部集成了仿真器VivadoSimulator

鲁棒最小二乘支持向量机·2023-12-23 23:55

Windows平台下 USRP E310 基础环境配置

horizon08Github：https://billyas.github.io本文为Billyme原创作品，仅发表于以上平台，不允许转载硬件介绍USRPE310是NI公司开发的便携独立SDR平台具体参数如下XilinxZynq7020S

horizon08·2023-12-23 09:52

【FPGA 器件比较】Altera -- Xilinx

比较以下市场前二名的产品线及定位应用场景XilinxAltera高性能VersalAgilexF/I性能Virtex/Kintex/Artix/ZynqUltraScale+AgilexF/I/Stratix10

hcoolabc·2023-12-22 10:43

python-YoloV5模型目标检测实现CS2自瞄

文章目录前言一、下载YoloV5仓库二、图片截取1.使用PIL2.使用mss三、调用模型四、自动瞄准函数五、绑定热键六、效果展示七、写在最后前言在我的前几篇文章中，已经实现的基于Zynq7010开发板实现的

flyingrtx·2023-12-21 17:49

linux嵌入式开发-Zynq开发板配置usb_gadget模拟HID鼠标

文章目录前言本实验基于alinxZynq7010开发板。目的是通过usb_slave连接到PC上，让开发板作为一个鼠标从设备接入电脑，并可以通过linux上命令操作移动、点击鼠标等。

flyingrtx·2023-12-21 17:19

Zynq UltraScale+ MPSoC-AMP(linux+裸机)

接着ZynqUltraScale+MPSoC-双核裸机AMP继续平台工具：zcu106，vitis2020.2，petalinux2019.2文章目录1.cpu1跑裸机2.cpu0跑linux2.1petalinux

小坏坏_·2023-12-20 18:11

FPGA 实现 LeNet-5 卷积神经网络数字识别，提供工程源码和技术支持

目录1、前言LeNet-5简洁基于Zynq7020的设计说明PL端FPGA逻辑设计PS端SDK软件设计免责声明2、相关方案推荐卷积神经网络解决方案FPGA图像处理方案3、详细设计方案PL端：ov7725

9527华安·2023-12-20 17:35

zynqmp Linux + 裸机（A53-0 Linux，A53-1 2 3 裸机大数据量实时处理，R5-0 协议处理，R5-1 屏幕显示逻辑等）填坑笔记

fpga和arm采用预留内存的方式，采用neon协处理器只能做到250M/S的速度，预留内存采用mmap的方式，当读取内存页的时候采用缺页中断的方式，导致速度拖沓而且预留内存没有进行Linux系统的内存管理（在系统内memcpy的速度可以到5G/S），自己写DMA驱动，虽然可以用Linux本身的框架，但是结果不确定，1.首先CPU涉及Linux的调度损失，可能数据处理的实时性受到影响，即使用cpu

小坏坏_·2023-12-20 15:38

设计一个在裸机下使用的简单软件定时器（3）：功能测试

在裸机开发中，我们可能也有很多需要定时执行的任务，为了优雅地执行这些定时任务，本文设计一个在裸机下使用的简单软件定时器，提供类RTOS软件定时器的功能。

时光飞逝的日子·2023-12-20 01:57

超低延时4K级可定制化专业视觉计算平台

GenICamV2.4.0标准，支持用户自定义XML描述文件>内置工业机器视觉行业标准的U3visonIP>基于FPGA,支持Bayer、YCbCr、RGB等格式,满足高帧率/高分辨率图像采集需求基于XilinxZynqUltraScale

深圳信迈科技DSP+ARM+FPGA·2023-12-19 10:23

Linux下I2C调试工具--for--Zynq MPSOC/Jetson Xavier

Linux下I2C调试工具1、简介i2c-tools是一个专门调试i2c的工具，无需编写任何代码即可轻松调试I²C设备，可获取挂载的设备及设备地址，还可以在对应的设备指定寄存器设置值或者获取值等功能。i2c-tools有如下几个常用测试命令i2cdetect,i2cdump,i2cget,i2cset,i2ctransfer。2、i2c-tools工具安装2.1、Jetsonxavier/orin

Kevin的学习站·2023-12-18 19:42

ZYNQ_project:IIC_EEPROM

ElectricallyErasableProgammableReadOnlyMemory，E2PROM)是指带电可擦可编程只读存储器，是一种常用的非易失性存储器（掉电数据不丢失），E2PROM有多种类型的产品，我们领航者ZYNQ

核桃_warrior·2023-12-16 23:53

【 TES720D】基于国内某厂商的FMQL20S400全国产化ARM核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、EMMC、SP

北京青翼科技·2023-12-16 16:33

【【RGB LCD字符和图片的显示实验】】

RGBLCD字符和图片的显示实验本次实验参考自《正点原子领航者ZYNQ之FPGA开发指南》RGBLCD字符和图片显示实验本次实验采用的板子是正点原子ZYNQ7020本次实验的大体代码可以参照上次实验的代码主要是为了学习字体取模的操作然后将其显示在屏幕上实验任务通过领航者开发板上的

ZxsLoves·2023-12-15 12:10

特权FPGA学习笔记

C/C++/systemC-----vivadoHLS------------->RTL门电路，省去了HDL语言的中间转换，可以看作是C向C#的演进，基于zynq面向以前使用C的开发人员，但是个人觉得，

chinxue2008·2023-12-15 11:25

FreeRTOS系统下看门狗定时器的使用总结

硬件平台：ZYNQ7000系列软件系统：F

La fille, Lynn!·2023-12-15 02:29

ZYNQ7000---FLASH读写

文章内容基于正点原子系列视频：正点原子手把手教你学ZYNQ之嵌入式开发一、Flash是什么？Flash存

La fille, Lynn!·2023-12-15 02:29

LV.13 D1 嵌入式系统移植导学学习笔记

在裸机开发的时候我们发现我们什么函数都调不了，什么都要自己实现。这样做开发的时候需要大量的时间。只能做一些小的项目。二、系统移植的目的移植不同架构的处理器指令集不

djjyy·2023-12-14 19:30

基于ZYNQ 的多轴运动控制平台关键技术研发-总体架构设计(一）

基于多轴运动控制平台的实时通信和同步控制需求，采用XilinxZynq7020SoC作为核心处理器，设计了双核SoC多轴运动控制平台的总体架构。

深圳信迈科技DSP+ARM+FPGA·2023-12-05 23:16

【ZYNQ】从入门到秃头11 DAC FIFO实验（AXI-stream FIFO IP核配置）

文章目录DACFIFO实验要求AXI-streamFIFO介绍基于地址形式的交互与基于流形式的交互AXI-stream总线读写协议axis工作模式读操作写操作READY，VALID握手AXI-streamFIFOIP核DACFIFO实验例化模块CLK添加VIOIP核添加AXI-Stream-DataFIFOIP核添加DDSIP核添加ILAIP核DACFIFO实验程序代码顶层模块频率控制模块DAC发

“逛丢一只鞋”·2023-12-04 19:20

Zynq自定义IP

最简单的自定义IP封装1.1实验任务将PL端控制LED灯每隔1s进行闪烁的IP核进行简单的封装，然后与ARMA9处理器连接，A9处理器给该LEDIP核提供clk和rst_n信号1.2实验过程首先将Zynq_Uart

sinat_25428663·2023-12-04 19:50

zynq7000 PL读写DDR3----实验笔记

1、工程规划DDR芯片的管脚是绑定到Zynq的DDR接口上的。而Zynq系统的这个DDR总线接口有是链接在其内部“M

swang_shan·2023-12-04 19:50

zynq设计学习笔记6——自定义含AXI4接口IP核-ps与pl的交互

在本实验中，我们将采用封装带有AXI4接口的IP的方式，实现PS和PL的数据交换，另外自定义IP核可以定制化系统设计，以达到设计重用的目的，可以很大程度上简化系统设计和缩短产品上市的时间。本次实验任务：通过自定义一个含有AXI总线的加减法器IP核，在ps端随机生成数据，传输到pl端，在pl端进行计算后，将结果发送到ps端并通过uart打印出来。同时用pl端控制的LED灯显示此时计算的是加法还是减法

墨漓_lyl·2023-12-04 19:49

实时系统vxWorks-Zynq7020 自定义axi ip核

概述AXI（AdvancedeXtensibleInterface）协议主要描述了主设备（Master）和从设备（Slave）之间的数据传输方式，主设备和从设备之间通过握手信号建立连接。当主设备的数据准备好时，会发出和维持VALID信号，表示数据有效；当从设备准备好接收数据时，会发出READY信号。数据只有在这两个信号都有效时才开始传输。AXI协议（又称AXI4.0），包括3种接口标准：AXI4、

不只会拍照的程序猿·2023-12-04 19:49

ZYNQ-7000 Vivado 自定义IP封装

软件版本：vivado2018.01操作系统：centos6.0本文章中主要介绍在vivado中如何使用系统工具封装我们自己的IP，此例实现了将sha256_pad这个模块挂在AXI-STREAM总线上sha256_pad定义如下：//---------------------------------------------------------//Module:sha256_pad//Inpu

gdboyi·2023-12-04 19:19

FPGA学习笔记【封装自定义IP核】

封装带AXI接口的自定义IP核为了更方便地使用外部接口驱动或进行系统级的设计时，可以考虑将RTL设计打包制作成自定义的IP核，Vivado会自动生成相关的IP核接口；或者为了在ZYNQ中使用AXI总线将硬核与

内鬼·2023-12-04 19:19

ZYNQ 自定义IP

今天的任务是用ZYNQ的PS核心，取访问自定义IP。建立AXI接口的IP右键编辑IP在顶层，添加相应端口，这里就放一个LED接口例化的位置也相应添加。接下来，修正下一层，就是接口定义层。

包包爸·2023-12-04 19:49

【ZYNQ 详细案例五】采用AXI4总线封装自定义VGA显示IP核显示自定义图片或者字符内容基于ZEDBOARD

【ZYNQ详细案例五】采用AXI4总线封装自定义VGA显示IP核彩条实验基于ZEDBOARD第一部分：PL部分首先我们先创建工程然后创建blockdesign添加PS处理器自动配置ZEDBOARD的预设

Taneeyo·2023-12-04 19:48

【【ZYNQ-自定义IP核-IP核封装于接口定义实验】】

ZYNQ-自定义IP核-IP核封装于接口定义实验我们应该怎么封装用一个示例我们自动生成的是这个样子的对比一下真实的顶层文件moduledvi_transmitter_top(2inputpclk,//pixelclock3inputpclk_x5

ZxsLoves·2023-12-04 19:18

推荐频道

ZYNQ裸机开发