Zynq(ARM+FPGA)

zynqmp （ultra96-v2）mipi 链接raspberry pi v2.1摄像头模组 一裸机实现

ultra96通过mipi接口连接树莓派的v2.1摄像头环境为vivado2019.1petalinux2019.1重要参考https://github.com/gtaylormb/ultra96v2_imx219_to_displayport主要看一下自己的对应接口，和ultra96的40pin-60pin的连接另外ultra96的i2c使用hub扩展的，挂载在i2c-1上按照github大佬的
tccxy_·2020-05-08 11:02

米尔基于Zynq UltraScale+MPsoc边缘视觉套件VECP发布

“人们常说眼睛是心灵的窗户，带着你我看清现实世界。”在工业发展中，工业智能化替代了人类的手脚，而机器视觉就是智能化的眼睛，让其更精准的解决工业场景需求。同时智能化物联网时代不断发展的今天对机器视觉产生了更高的要求。面对市场的挑战，米尔推出了可定制化专业视觉计算平台VECP（VisionEdgeComputingPlatform）边缘视觉套件MYD-CZU3EG-C-ISP，4k级视频处理技术+超低
TI小人物·2020-04-28 11:32

通过qemu构建一个虚拟的zynq硬件开发环境

ubuntu虚拟环境，在此环境下，完全可以构建arm的虚拟软件运行环境，但是其本身的硬件cat/pro/cpuinfo可以看到，还是外部真实的硬件环境，–8核心），还可以用于硬件仿真，例如我想构建一个虚拟的zynq7000
tccxy_·2020-04-15 16:32

XILINX AXI_Lite 总线详解

本文转载自FPGA之家12.1前言ZYNQ拥有ARM+FPGA这个神奇的架构，那么ARM和FPGA究竟是如何进行通信的呢？本章通过剖析AXI总线源码，来一探其中的秘密。
yyz1988·2020-04-13 09:43

zynqmp pl端eth phy选用ar8035

zynqmppl选用ar8035zynqmp的ps端链接ar8035phy时只需要更改dts，增加rgmii-id的方式即可&gem0{status="okay";local-mac-address=[
tccxy_·2020-04-02 09:32

支持python的米尔PYNQ开发板来了

前言：PYNQ全称为PythonProductivityforZynq，即在Zynq全可编程ARM&FPGA融合处理架构的基础上，添加了对Python的支持。
TI小人物·2020-03-26 16:24

Zynq启动配置流程详解

Zynq的JTAG配置过程初学Zynq的时候，我相信大家应该和我一样，都是按照惯例打开Vivado软件，然后实现Zynq可编程逻辑硬件部分PL的设置后，把硬件部署导出，再打开SDK进行ARM核的软件部分
Cs_Kapok·2020-03-12 19:07

FPGA SOC chip architect

市面上已经有专门讲ZYNQ的书籍了，我看过的有这两本。这两本书怎么说呢，我觉得第二本更像是官方文档的堆砌吧（不喜勿喷），洋洋洒洒近600页，真正我想看的内容却少之又少。
郝宇峰·2020-03-05 19:27

交叉编译工具链使用

1.1实验目的n掌握嵌入式开发环境n通过本实验掌握交叉编译工具链的安装与使用1.2实验内容n编写一个典型的Linux应用程序n使用该工具链交叉编译Linux应用程序n下载运行Linux程序（Zynq平台
静等凌风·2020-02-25 09:22

AXI接口标准介绍--备忘

在ZYNQ中继续使用，版本是AXI4，所以我们经常会看刡AXI4.0，ZYNQ内部设备都有AXI接口。
right_33cb·2020-01-04 12:35

蜂鸟E203软件环境的搭建（一）

FPGA环境的开发使用xilinx公司的vivado软件，FPGA芯片选用ZYNQ7020N,但仅使用内部的PL资源，软件开发环境，选用Eclipse，内嵌GCC-RV32编译器和openocd开源工具
人无再少年97·2019-12-23 14:12

了解XILINX XC7Z010/20开发板资源

Xilinx基于28nm工艺流程的Zynq-7000AllProgrammableSoC平台是ARM处理器和FPGA结合的单芯片解决方案，十分适合既需要FPGA又需要处理器的应用场合，经过这么多年的发展
TI小人物·2019-11-28 17:11

zynq ultrascale+ AMP（ultra96-v2）方案验证

基于ultra96v2的amp方案验证目标计划1.zu3eg下4*apu部署linux+ubuntu16.04操作系统2.zu3eg下2*rpu部署freertos系统3.rpu的程序固件由apu的系统启动后再进行加载4.apu与rpu完成可靠通信5.rpu控制can外设，硬件定时器，完成在20ms的周期定时下向外发送can信号6.在满足5的情况下完成rpu控制can接收数据并发送给apu的lin
tccxy_·2019-11-12 11:38

交叉编译环境搭建

掌握嵌入式开发环境、交叉编译器的搭建、安装和配置方法1.2实验内容n交叉编译器环境搭建1.3步骤及现象n交叉编译器环境搭建1、在Linux中打开终端并进入SDK安装包目录输入命令：$cd/home/student/zynq
静等凌风·2019-11-07 05:58

ZYNQ的Linux Linaro系统镜像制作SD卡启动

ZYNQ的LinuxLinaro系统镜像制作SD卡启动0.概述ZYNQ生成uboot的时候和正常的ARM设备不太一样，ZYNQ属于二次辅助启动uboot然后由uboot启动内核，大概意思就是ZYNQ内部有一个机制
Carlos·2019-10-31 15:25

硬件平台展示（XILINX之ZYNQ系列）

ARM+FPGA多核千兆以太网传输数据流ZYNQ启动FLASH/*********************************************************************
XYMotion·2019-10-29 22:00

玩转zynq7020之风速风向测量实战项目

本文是用米尔zynq7020开发板（Z-turnbroad）风速风向测量实战项目。
TI小人物·2019-10-22 14:43

玩转zynq7010——FPGA点亮三色灯

本篇文章分享米尔zynq7010开发板试用体验。
TI小人物·2019-10-22 10:33

怎么对ZYNQ的FCLK做时钟组约束

前言对于包含PS和PL的设计，两者的数据交互PL必然会用到PS端的时钟。对于FCLK（PS端时钟输入到PL端）的约束，此时钟的基础约束已在IP中产生。以下想约束其异步时钟的时钟组特性。注意事项：FCLK的名字在综合时不可见，在适配阶段才可见，所以对于约束文件的属性需要选择只在适配阶段有效，否则综合时报警告（感觉无伤大雅）。但PL中又有别的时钟，与FCLK是异步的，而且这些时钟之间并不需要进行时序分
小翁同学·2019-10-08 17:00

ubuntu16.4 环境移植ubuntu到zynqMp_zcu102

安装petalinux下载petalinuxhttps://www.xilinx.com/support/download下载zcu102ZCU102BSP安装petaLinux把shell设置成bash（这一步看不懂的话可以忽略，因为有些人喜欢把shell设置为dash），具体设置方法是$sudodpkg-reconfiguredash安装一些库（参考ug1144文档，下面为shellcomma
7号同窗·2019-09-19 20:00

ubuntu16.4 环境移植ubuntu到zynqMp_zcu102

ubuntu16.4环境移植ubuntu到zynqMp_zcu102安装petalinux下载petalinuxhttps://www.xilinx.com/support/download下载zcu102ZCU102BSP
7号同窗·2019-09-19 20:00

ZYBO学习笔记（二）- PS实现流水灯

建立工程这里参照上一篇文章ZYBO学习笔记（一）-PL端实现流水灯建立工程ps_led建立BlockDesign当我们的设计需要用到Zynq的处理器系统(ProcessingSystem,PS)时候，就需要透过
Kyseng·2019-09-09 00:00

zynq PS侧DMA驱动

原文链接：https://blog.csdn.net/shichaog/article/details/51712038linux中，驱动必然会有驱动对应的设备类型。在linux4.4版本中，其设备是以设备树的形式展现的。PS端设备树的devicetree表示如下324dmac_s:dmac@f8003000{325compatible="arm,pl330","arm,primecell";32
龙图腾·2019-08-30 20:01

米联客 ZYNQ/SOC 精品教程 S02-CH15 AXI_Lite 总线详解

软件版本：VIVADO2017.4操作系统：WIN1064bit硬件平台：适用米联客ZYNQ系列开发板米联客(MSXBO)论坛：www.osrc.cn答疑解惑专栏开通，欢迎大家给我提问！！
chifu9462·2019-08-30 15:00

zynq7020AMP（LINUX+裸机）核间中断 SGI

zynq7020的核间中断SGI手里有块7020的开发板想做zynq的核间中断的原始驱动力是最开始做amp的测试（一个核跑linux+一个核跑裸机）关于amp的实现方式赛灵思提供了ug1186即openampxapp1087
tccxy_·2019-08-29 17:28

MPSOC开发实例——通过EMIO引出GPIO

MPSOC系列处理器是赛灵思推出的新一代集成SOC，号称比ZYNQ系列性能高5倍。
IMX8M·2019-08-29 09:10

zynq7020AMP测试

计划1阶段达成目标cpu0跑Linux、cpu1跑裸机程序cpu1的程序由cpu0启动linux后再进行加载，这样方便日后的版本管理cpu0和cpu1各控制一个串口，便于调试cpu0和cpu1之间应当进行至少一次通信用于验证基于openamp框架基于硬件为黑金alinx开发板，板载由ps_uart0/ps_uart1用于验证，软件环境为2018.2开始硬件环境准备vivado构建一个用于验证的最小
tccxy_·2019-08-28 16:03

基于PYNQ的深度学习模型设计与实现

本人其实做过一段基于ZYNQ的FPGA加速开发，但是后面不了了之了，也不太清楚脉动阵列发展到什么程度了，还有不断从ISE(CHIPSCOPE)，到VIVADO(ILA，也包含SG，SDK套件)以及对应驱动
edward_zcl·2019-08-27 15:45

ZYNQ随笔——PL端按键中断之裸机设计

1.ZYNQ中断简述ZYNQ中断类型：普通中断请求(IRQ,InterruptRequest)和快速中断请求(FIQ,FastInterruptRequest)。
shugenyin·2019-08-14 11:28

Zynq-7000系列之linux开发学习笔记：Linux下的MIO/EMIO GPIO驱动与操作（八）

开发板：Zynq7030数据采集板PC平台：Ubuntu-18.04+MobaXterm开发环境：XilinxVivado+SDK-18.3交叉编译工具：arm-linux-gnueabihf-学习目标
Claudedy·2019-08-13 13:09

AXI总线读写数据过程理解

在用zynq开发板玩FPGA时，经常会用到AXI总线。这里对AXI总线的读写过程做一个记录，备忘。
夜色正凄凉·2019-08-08 17:07

Zynq linux的I2C驱动学习笔记（一）

最近在用米尔的Z-TURNBOARD单板做小项目。顺便也加强学习I2C驱动，记一篇做记录。I2C总线知识非常简单，SDA,SCL,他们的时序规则是：I2C总线是由数据线SDA和时钟SCL构成的串行总线，可发送和接收数据。在CPU与被控IC之间、IC与IC之间进行双向传送，最高传送速率100kbps。各种被控制电路均并联在这条总线上，但就像电话机一样只有拨通各自的号码才能工作，所以每个电路和模块都有
IMX8M·2019-08-08 14:32

ZYNQ随笔——AXI_GPIO裸机设计

1.硬件平台搭建在BlockDesign里添加ZYNQ7ProcessingSystem和AXI_GPIO模块，双击AXI_GPIO设置为输出，驱动外部IO器件(如LED)。
shugenyin·2019-08-07 10:53

随想录（zynq学习）

联系信箱：[email protected]】   最近学习zynq较多，这里做一个笔记，供日后参考使用。
费晓行·2019-08-04 00:00

zyqn7020系列Z-turn Board板卡电源接地配置方法

赛灵思的7系列FPGA和Zynq器件创造性地在片上集成了模数转换器和相关的片上传感器（内置温度传感器和功耗传感器），这是相比赛灵思前一代产品来新增加的特性，可在系统设计中免去外置的ADC器件，有力地提高了系统的集成度
IMX8M·2019-08-02 11:38

ZYNQ随笔——AXI4总线

1.AXI4通道读地址通道(Readaddresschannel,AR)写地址通道(Writeaddresschannel,AW)读数据通道(Readdatachannel,R)写数据通道(Writedatachannel,W)写响应通道(Writeresponsechannel,B)每个通道由一个信号构成，并且使用双向的VALID和READY握手信号机制。2.AXI4信号定义3.AXI4读写波形
shugenyin·2019-07-31 15:01

ZYNQ随笔——简述

2.Zynq-7000SOC功能结构Zynq-7000由PS(ProcessingSy
shugenyin·2019-07-30 11:54

玩转zynq7020开发板——PS利用AXI接口读取STLM75和XADC

有幸获得米尔Z-turnBoard试用体验，Z-turnBoard是采用xilinxzynq7020系列处理器设计的一款FPGA+ARM的嵌入式单板。
TI小人物·2019-07-29 18:56

FPGA开发步骤步骤

XilinxFPGA设计需要遵循以下步骤：进行硬件描述语言编写进行行为及仿真综合实现布局布线（3和4可以设置管教约束：）完成设计：生成比特文件下载板卡烧写flashXilinxFPGAZYNQ设计，分为两部分
MaxineZhou·2019-07-26 23:58

ZYNQ和Microblaze一起使用——玩转Z-turn Board

赛灵思Zynq™-7000AllProgrammableSoC已具有很强的板载处理能力。
TI小人物·2019-07-25 11:29

ZYNQ和Microblaze一起使用——玩转Z-turn Board

赛灵思Zynq™-7000AllProgrammableSoC已具有很强的板载处理能力。
小人物r·2019-07-25 11:58

MPSOC学习之HELLO WORLD

早就听闻XILINX新一代SOC，ZynqUltraScale+MPSOC系列性能强悍无比，号称相比ZYNQ7000系列每瓦性能提升5倍，一直未能体验一把。
TI小人物·2019-07-23 16:15

【EdgeBoard体验】开箱与上手

按照官网文档的介绍，EdgeBoard是基于XilinxZynqUltrascale+MPSoC系列芯片打造的一款深度学习加速套件，也就是比较常见的利用FPGA进行加速的方案。
AIBOOM·2019-07-19 15:00

2019.06.16 Zynq学习【PS与PL互联2】

1.如果要判断一个8位数据第一位是不是1，可以用如下方式：if(data&0x80)。除1以外任何数与0相与都是0，因此能检测出data最高位是不是1。若要检测次高位，则if(data&0x40)。因为0x40=0b01000000。2.内存地址的理解：在SDK中，通常都是对内存地址进行操作，而不是直接对内存中的数据进行操作。如果把内存空间比喻成房子，那内存地址就是门牌号，内存空间中的数据就是房子
chw1315·2019-07-05 22:42

Zynq-7000系列之linux开发学习笔记：NFS配置与开发板联网（七）

开发板：Zynq7030数据采集板PC平台：Ubuntu-18.04+MobaXterm开发环境：XilinxVivado+SDK-18.3交叉编译工具：arm-linux-gnueabihf-学习目标
Claudedy·2019-07-03 22:18

Zynq-7000系列之linux开发学习笔记：NFS配置与开发板联网（七）

开发板：Zynq7030数据采集板PC平台：Ubuntu-18.04+MobaXterm开发环境：XilinxVivado+SDK-18.3交叉编译工具：arm-linux-gnueabihf-学习目标
Claudedy·2019-07-03 22:18

基于IMX214+ZYNQ XC7Z100的1080P双目视觉智能平台方案

双目视觉智能平台双目视觉智能平台以双路CMOS传感器IMX214+XC7Z100FPGA为基础，支持双路1080P60fs视频输入，ZYNQFPGA支持FPGA预处理和双ARM计算。
hexiaoyan827·2019-06-19 16:56

vivado hls(1)

转自：https://www.cnblogs.com/bixiaopengblog/p/7747965.html最近一段时间在研究ZYNQ以及PYNQ，先把用到的附这，随后慢慢补充~笔记1、vivadohls
marleylee·2019-06-17 10:25

Zynq-7000系列之linux开发学习笔记：编译Linux内核和制作设备树（六）

开发板：Zynq7030数据采集板PC平台：Ubuntu-18.04+MobaXterm开发环境：XilinxVivado+SDK-18.3交叉编译工具：arm-linux-gnueabihf-学习目标
Claudedy·2019-06-03 22:01

Zynq-7000系列之linux开发学习笔记：编译U-BOOT（五）

开发板：Zynq7030数据采集板PC平台：Ubuntu-18.04+MobaXterm开发环境：XilinxVivado+SDK-18.3交叉编译工具：arm-linux-gnueabihf-学习目标
Claudedy·2019-06-03 19:30
上一页 45 46 47 48 49 50 51 52 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他