Zynq(ARM+FPGA)

一步步学习zynq软硬件协同开发（AX7010/20）【FPGA篇】：FPGA控制流水灯及verilog基本语法学习

一、实验环境及目的板卡：AX7010Vivado版本：2017.1开发机：I74.2GHZ8GBWIN10_X64参考文档：《ALINX黑金ZYNQ7000开发平台配套教程》实验目的：掌握ZYNQPL端的开发流程
漫步的风暴·2018-12-01 15:38

ZYNQ7020_双核例程

ZYNQ7000有16个SGI；使能SGI需要写中断号到ICDSGIR寄存器并指明目标CPU。清中断可以读ICCIAR(Int
Chi_Hong·2018-11-29 17:03

ZYNQ7020_Linux_Hello_World

ZYNQ7020_Linux_Hello_World一、程序二、结果一、程序#include#includestaticint__inithello_init(void){printk("HelloWorld
Chi_Hong·2018-11-27 16:36

ZYNQ7000_emmc_文件系统

ZYNQ7000_emmc_文件系统一、目标二、根文件系统的修改三、从emmc启动根文件系统四、设置终端登录一、目标1、修改根文件系统2、从emmc启动根文件系统3、设置从终端登录二、根文件系统的修改从
Chi_Hong·2018-11-26 16:59

ZYNQ7000_linux开发环境搭建

ZYNQ7020_linux开发环境搭建一、软件和设置1、开发工具版本2、交叉编译环境3、安装/更新32位库文件二、获取Xilinx源文件三、uboot修改和编译1、修改zynq-common.h2、修改
Chi_Hong·2018-11-26 13:38

ZYNQ7000_linux开发环境搭建

ZYNQ7020_linux开发环境搭建一、软件和设置1、开发工具版本2、交叉编译环境3、安装/更新32位库文件二、获取Xilinx源文件三、uboot修改和编译1、修改zynq-common.h2、修改
Chi_Hong·2018-11-26 13:38

ZynqMP Petalinux Boot Generation

ZynqMPPetalinuxBootGenerationNote:enablexlnkmodule.Prerequisitesource/media/embedded/d/lsq/petalinux/
pengfeix·2018-11-22 19:20

PYNQ 、tensorflow 、opencv 、交叉编译、dnn、contrib、ZYNQ、XC7Z020

1、最近在Linux下实现了基于tensorflow的人脸识别算法，所以想着如何才能把这个程序放在PYNQ上。2、在arm中我们是没有办法训练的，所以需要提前把tensorflow的权重训练好，在arm中只需要前向传播计算就可以了，还好，目前opencv3.3版本已经支持caffe\tnesorflow\pytorch模型，所以，我们利用opencv来加载tensorflow的模型和权重，不关乎t
彩虹小岸·2018-11-20 17:41

zynq linux驱动之使用设备树开发

PC：Windows10虚拟机：ubuntu16.04vivado：2017.04PetaLinux：2017.04开发板：黑金AX7010根文件系统：debian8----------------------------------------------------------------------传说中的分割线----------------------------------------
h244259402·2018-11-12 16:01

zynq linux驱动之传统开发

PC：Windows10虚拟机：ubuntu16.04vivado：2017.04PetaLinux：2017.04开发板：黑金AX7010根文件系统：debian8----------------------------------------------------------------------传说中的分割线----------------------------------------
h244259402·2018-11-12 13:25

xilinx PYNQ PS与PL的接口说明

PS/PLInterfacesZynq在PS和PL之间有9个AXI接口。
战斗机上的飞行员·2018-11-09 11:36

axi_gpio操作--转载我之前的blog的内容

1，ZYNQ7000GPIO介绍ZYNQ7000上GPIO分为2类MIO和EMIO，MIO和常见的CPU管脚功能是一样的和很多外设是复用的，在使用前需要进行PINAssignment.MIO共54个管脚分布在
Laplace666·2018-11-07 16:03

自定义IP--转载我之前的blog的内容

1，Xilinx官方为大家提供了很多IP核，用ZYNQ系统设计IP核，最常用的就是使用AXI总线将PS同PL部分的IP核连接起来。接口是Slave，数据宽度是32位，IP内部的寄存器数量为4个。
Laplace666·2018-11-07 16:37

Rocket之加速器

文章目录RoCC简介riscv-toolspk加速器fpga-zynq测试测试样例测试结果参考文献RoCC简介RocketCustomCoprocessorriscv-tools由于custom指令并不是标准指令集的一部分
齐豪·2018-11-01 21:21

Zynq-PL中创建AXI Master接口IP及AXI4-Lite总线主从读写时序测试(转）

转载：原文http://www.eefocus.com/antaur/blog/17-08/423751_6cc0d.html0.引言通过之前的学习，可以在PL端创建从机模式的AXI接口IP核。但是从机模式是被动接收数据，而不能主动的去获取数据，因此计划研究一下AXIMaster接口的IP核的构建方法。1.利用向导创建AXILiteMaster测试用例在这一步，AXI类型为Lite型的，可选参数如
weixin_30613727·2018-11-01 14:00

ZYNQ SOC 入门基础（三）EMIO 实验

1.1EMIO和MIO的对比介绍在ZYNQSOC入门基础（二）MIO实验中讲解了MIO的使用，本节就来讲一下EMIO的使用。
为中国IC之崛起而读书·2018-10-27 21:10

ZYNQ SOC 入门基础（二）MIO 实验

1.1GPIO简介ZYNQ7000系列芯片有54个MIO（multiuseI/O），它们分配在ＧPIO的Bank0和NBank1隶属于PS的部分，这些IO与PS直接相连。
为中国IC之崛起而读书·2018-10-26 17:25

ZYNQ SOC 入门基础（二）MIO 实验

1.1GPIO简介ZYNQ7000系列芯片有54个MIO（multiuseI/O），它们分配在ＧPIO的Bank0和NBank1隶属于PS的部分，这些IO与PS直接相连。
为中国IC之崛起而读书·2018-10-26 17:25

ZYNQ SOC 入门基础（一）Hello World 实验

ZYNQ是一款SOC芯片，其最突出的功能就是其内部包含了一个双核的Cortex_A9内核。从本节开始，进行ZYNQ的SOC学习。1.1最小系统分析下面这张图展示了我们需要构建的最小系统。
为中国IC之崛起而读书·2018-10-26 11:25

PYNQ上手笔记 | ④Zynq中断应用

现在人工智能非常火爆，一般的教程都是为博硕生准备的，太难看懂了，分享一个非常适合小白入门的教程，不仅通俗易懂而且还很风趣幽默，点☞这里☜进入传送门~在实际玩Zynq中断之前，先扯一扯中断这个神奇的东西~
Mculover666·2018-10-19 18:05

Xilinx ZYNQ FPGA_manager

背景：最近开始使用一个古董板子zedboard跑一下xilinx的PYNQv2.3，问题：在使用FPGA一直报错notfound：FPGA_manager。原因＆解决方案：Xilinx在petalinux2018.2开始更新为FPGA_manager。不再使用原有的xdevcfg（下图是原有版本使用的FPGA驱动）使用最新的petalinux2018.2以后的版本（下图是官网的更新说明）和BSP，
dia323·2018-10-19 14:40

Linux上电自动配置参数之自动配置IP地址 - ZYNQ7021学习

对于我这类初学者，移植好Linux后，Linux上电后的第一件事就是配置一些参数，我是基于多以太网的例程移植的Linux系统，上电后的第一件事就是配置五个网口的IP地址，虽然只是五个ifconfig的语句，但是总是这样来来回回的配置，也会很浪费时间。基于上电后自动挂载SD卡的前提下，可以每次都需要用到的配置信息编写为一个脚本，在每次上电后自动运行这个脚本就可以完成自动配置的功能了。具体实现步骤如下
逸璞丷昊·2018-10-17 21:45

PYNQ上手笔记 | ③PS端+PL端点灯

现在人工智能非常火爆，一般的教程都是为博硕生准备的，太难看懂了，分享一个非常适合小白入门的教程，不仅通俗易懂而且还很风趣幽默，点☞这里☜进入传送门~上一节中分别独立实验了Zynq的PS端和PL端，并初步实验了
Mculover666·2018-10-14 23:04

04-ZYNQ学习之FPGA+Linux开发的流程

通过前面3节内容，我们知道了：XilinxZYNQ的内部结构PL端FPGA的开发过程ZYNQ启动过程及固化那么ZYNQ包含CortexTM-A9核，那么它的ARM资源应用主要就落在嵌入式linux上。
【星星之火】·2018-10-13 21:52

PYNQ上手笔记 | ① 启动Pynq

PYNQ项目是一个支持XilinxZynq器件的开源软件框架，目的在于借助Python降低Zynq嵌入式系统开发门槛，有丰富的组件：可编程逻辑的控制JupyterNoteboo
Mculover666·2018-10-11 22:31

ZYNQ 7030 RTL8188FU WIFI驱动移植

目标平台：zynq7z030系统版本：linux4.14WiFi驱动：rtl8188FU_linux_v5.3.0.1_28034.20180525.tar.gz1.内核选配：在linux所在的源码根目录执行
cpj123cpj·2018-09-30 09:55

ZYNQ平台在SDK下引导启动UBOOT

ZYNQ芯片+Linux系统搭建完成后，希望通过QSPI-Flash的方式来进行程序加载。
QUIZ_JS·2018-09-28 21:04

（二）zynq芯片是什么

目录2.1处理器系统2.1.1应用处理器单元（APU的基本结构）2.1.2关于ARM模式2.1.3处理器系统外部2.2可编程逻辑2.2.1逻辑部分2.2.2特殊资源：DSP48E1和块RAM2.2.3通用输入/输出2.2.4通信接口2.2.5其他可编程逻辑扩展接口2.3处理器系统与可编程逻辑的接口2.3.1AXI标准2.3.2AXI互联和接口2.3.3EMIO接口2.3.4其他PL-PS信号2.4
Tristone1217·2018-09-09 20:26

Zynq7000 IO分配

很多人做了很久的FPGA，知道怎么去给信号分配引脚，却对这些引脚的功能及其资源限制知之甚少；在第一章里对Zynq7000系列的系统框架进行了分析和论述，对Zynq7000系列的基本资源和概念有了大致的认识
ffdia·2018-09-07 14:06

ZYNQ7020 Lwip echo 测试

一、系统在vivado中新建一个BlockDesign，添加一个ZYNQ7PS（ProcessingSystem）其配置只保留一个网口、一个串口，生成.bit之后导入到SDK中。
Chi_Hong·2018-09-06 17:17

Xilinx Zynq实现任意波形发生器仿真

DDS（DirectDigitalSynthesizer）直接数字式频率合成器，是一种新型频率合成技术，具有低成本、低功耗、高分辨率、相对带宽大和频率转换时间短等优点。较容易实现频率、相位以及幅度的数控调制，广泛应用在电信与电子仪器和通信领域。波形发生器是一种数据信号发生器，在调试硬件时，常常需要加入一些信号，以观察电路工作是否正常。加入的信号有：正弦波、三角波、方波和任意波形等。其中设计方案如下
Edward-Bao·2018-08-23 20:18

Xilinx Zynq实现任意波形发生器仿真

DDS（DirectDigitalSynthesizer）直接数字式频率合成器，是一种新型频率合成技术，具有低成本、低功耗、高分辨率、相对带宽大和频率转换时间短等优点。较容易实现频率、相位以及幅度的数控调制，广泛应用在电信与电子仪器和通信领域。波形发生器是一种数据信号发生器，在调试硬件时，常常需要加入一些信号，以观察电路工作是否正常。加入的信号有：正弦波、三角波、方波和任意波形等。其中设计方案如下
Edward-Bao·2018-08-23 20:18

ZYNQ 7020 PL以AXI_DMA访问DDR或OCM

本章主要介绍ZYNQ7020的PL端在PS的控制下实现对DDR的访问，通过debug的方式抓取DDRS_AXI_HP接口的时序，方便在PL内以verilog的形式直接访问DDR/OCM本设计中软件版本：
gdboyi·2018-08-21 11:45

PYNQ 和 ZYNQ 对比

PYNQ=Python+ZYNQ——ZYNQ部分功能的Python化PYNQ优点：1、Python用于ZYNQ开发，Python库和FPGA硬件库可以直接调用，极大加快开发进程、缩短开发周期、降低开发难度
666DZY666·2018-08-16 00:46

如何在PYNQ和ZYNQ上用FPGA加速神经网络

如何在PYNQ和ZYNQ上用FPGA加速神经网络在PYNQ上顶层用Python调用，但是准备工作是框架（如：tensorflow）和IP（如：CNN），IP部分要自己在VivadoHLS（基于OpenCL
666DZY666·2018-08-15 00:04

嵌入式（一）

A内核（树莓派(A7、A53)、ZYNQ|PYNQ(A9)等等）是处理器，跑操作系统，高级语言开发，不需要专用下载器，不直接去控制硬件（可控但效率低），适合多任务复杂算法，实时性较弱。
666DZY666·2018-08-14 18:04

内核和UBOOT 利用编译规则区别不同

中根据根目录下的.config修改成不同的名字的文件；例如：需要编译一个test的，首先，先利用.config改好配置，将.config拷贝到arch/arm/configs目录下，将名字修改为xilinx_zynq_test_defconfig
idealearn·2018-08-07 17:52

zynq 尝试自制带总线IP ： AXI-lite 流水灯

前言：zynq是Xilinx近来重点推出的一款FPGA+arm（CortexA9）的SOC。其强大之处不言而喻。官方有zedboard开发板，可能会买不起。
NarutoInspire·2018-08-06 16:26

AXI_Lite 总线详解

12.1前言ZYNQ拥有ARM+FPGA这个神奇的架构，那么ARM和FPGA究竟是如何进行通信的呢？本章通过剖析AXI总线源码，来一探其中的秘密。
NarutoInspire·2018-08-06 15:01

第一章CH03：ZYNQ使用linux点灯

想必学习过单片机的‘童鞋们’都很怀念这个词：“点灯”。一闪一闪的灯亮瞎你的猫眼…咳咳…言归正传，笔者毫不夸张地说：“点灯这件事看似简单，实则贯穿着无数的知识点。”只是一千个读者有一千个哈姆雷特罢了。好了好了，我们回到今天的内容。首先说一下文章的内容排布，驱动篇的内容安排几乎都一样的，具体安排如下5个步骤：①在vivado中建立硬件工程。②在设备树中添加设备信息（非必要）。③针对添加的硬件设备编写驱
lison888·2018-07-24 22:26

Xilinx zynq zynqMP SD/EMMC

110transferringdata,sector266312,nr240,cmdresponse0x900,cardstatus0xb00LinuxKernel4.9,emmcissue官网：面向Zynq
黑客三遍猪·2018-07-23 18:37

ZYNQ的AXI_Lite 总线详解

https://www.cnblogs.com/milinker/p/6474706.html12.1前言ZYNQ拥有ARM+FPGA这个神奇的架构，那么ARM和FPGA究竟是如何进行通信的呢？
lyfwill·2018-07-22 12:19

xilinx zynq7000，SDK平台使用JTAG 加载VxWorks并运行的方法和步骤

xilinx的SDK开发平台提供了xsct命令行接口，该接口在硬件调试初期非常方便，可以使用JTAG把vxworks镜像下载到DDR中直接运行，下面是使用的脚本connecttargets2rstcdc:/workspacefpgadownload.bitsource./ps7_init.tclps7_initdowvxworks.elfcon
ambercctv·2018-07-18 15:29

FPGA Marvell 88exxxx phy 动起来

FPGAMarvell88exxxxphy动起来环境xilinxFPGA：ZynqorKintex-7/Artix-7方案驱动Marvell的Phy正统套路是找marvell要芯片的手册但是不买上个千百片
neufeifatonju·2018-07-13 17:00

嵌入式平台ZYNQ7000蓝牙BlueZ4.95库的交叉编译

一、前言最近听同事说蓝牙BlueZ库很难编译成功，有几次直接把Linux系统编崩溃了（真的有这么夸张吗？反正我目前没有遇到过）。开始他们编译BlueZ5.5+的，依赖库太多，只要一个库没编译成功，之前所有的准备工作都前功尽弃了；同事无奈下转战4.95，基本都是按照网上的流程走一遍，但到了编译dbus库的时候编译不过，而且还出现了在Linux关机后无法启动了(系统崩溃了)，他后来没办法，直接拿之前产
拿不稳烙铁的嵌入式从业者·2018-07-06 22:03

linux zynq 中断控制器

一、zynq中断说明uart@e0001000{compatible="xlnx,ps7-uart-1.00.a";reg=;interrupts=;interrupt-parent=;clock=;}
奶爸程序员·2018-07-06 17:04

Qt5.8与触摸Tslib-1.4库ARM-ZYNQ平台的移植（一）

本小节主要介绍Tslib-1.4库的编译与移植，下节主要Qt5.8的移植，以及Qt5.8与Tslib-1.4的对接，实现在Qt上的触摸功能；一、开发环境以及工具PC系统：Linuxversion4.10.0-38-generic(buildd@lgw01-amd64-059)(gccversion5.4.020160609(Ubuntu5.4.0-6ubuntu1~16.04.4))#42~16.
拿不稳烙铁的嵌入式从业者·2018-06-21 22:23

Zynq_7000 sOC的初次使用

工具：vivado2015、SDK目的：初步掌握在Vivado集成开发环境下基于Zynq--7000Soc实现嵌入式系统基本硬件和软件设计的方法和实现流程。
lillian_trip·2018-06-02 09:29

ZYNQ跑系统 系列（四） AXI-DMA的linux下运行

搭建硬件环境vivado版本2017.4，芯片为7010，不过不管什么版本和芯片大致步骤是一样的本文工程文件：https://gitee.com/long_fly/AXIDMA_linux硬件平台PL的搭建同ZYNQ
long_fly·2018-05-30 10:42

AXI总线的一些知识

AXI-stream总线简介-LDD本节介绍的AXI是个什么东西呢，它其实不属于Zynq，不属于Xilinx，而是属于ARM。它是ARM最新的总线接口，以前叫做AMBA，从3.0以后就称为AXI了。
GoUpToTheSky·2018-05-11 21:23
上一页 47 48 49 50 51 52 53 54 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他