E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Zynq硬件加速
存储器~
Zynq
book第九章
还有小梅哥和正点原子的一些资料。DRAMSRAMCacheSDRAMSDRAM学习与实现串口传图-CSDN博客DDR3
NoNoUnknow
·
2023-10-21 19:53
FPGA学习
fpga开发
中断:
Zynq
Uart中断的流程和例程~UG585的CH.19
Zynq
里的uartUART控制器是全双工异步接收器和发送器,支持多种可编程波特率和I/O信号格式。该控制器可以适应自动奇偶校验生成和多主机检测模式。UART操作由配置和模式寄存器控制。
NoNoUnknow
·
2023-10-21 19:23
ZYNQ裸机开发
FPGA学习
fpga开发
嵌入式硬件
ZYNQ
之FPGA学习----RAM IP核使用实验
1RAMIP核介绍RAM的英文全称是RandomAccessMemory,即随机存取存储器,它可以随时把数据写入任一指定地址的存储单元,也可以随时从任一指定地址中读出数据,其读写速度由时钟频率决定Xilinx7系列器件具有嵌入式存储器结构,嵌入式存储器结构由一列列BRAM(块RAM)存储器模块组成,通过对这些BRAM存储器模块进行配置,可以实现各种存储器的功能,例如:RAM、移位寄存器、ROM以及
鲁棒最小二乘支持向量机
·
2023-10-21 15:52
笔记
一起学ZYNQ
fpga开发
RAM
IP核
ZYNQ
经验分享
ZYNQ
RFSoc开发板-usrp软件无线电X410mini开发板-5G评估板
RFSoc开发板-usrp软件无线电X410mini开发板-5G评估板
Zynq
®UltraScale+™RFSoCZCU208评估套件是面向开箱即用评估及前沿应用开发的理想RF测试平台。
深圳信迈科技DSP+ARM+FPGA
·
2023-10-21 06:49
ARM+DSP+FPGA
5G评估板
软件无线电
PXIE板卡,4口QSFP+,PCIE GEN3 X8,XILINX FPGA XCVU3P设计
4:应用场景●软件无线电●FPGA信号处理●雷达图像处理●卫星通信系统●图形图像
硬件加速
器●基带通信接收●汽车驾驶员辅助●工厂自动化等高端嵌入式应用开发
anhuihbo
·
2023-10-21 04:42
FPGA
fpga开发
XCVU3P
STARKs with small finite field:小域带来的迷人性能
研究人员通过采用多种不同的技术,包括但不限于:不同的IOPs不同的多项式承诺方案不同的哈希函数不同的
硬件加速
,等来不断优化:ProvertimeVerifiertime以及,Proofsize。
mutourend
·
2023-10-20 23:55
零知识证明
零知识证明
ZCU106+ADRV9371+CPRO33-30.72+6 dB 衰减
文章目录一、
ZYNQ
平台二、ADRV9371三、CPRO33-30.72四、衰减器一、
ZYNQ
平台之后使用
Zynq
UltraScale+MPSoCZCU106,XCZU7EV器件配备四核ARM®Cortex
lwd_up
·
2023-10-20 20:28
Zynq
UltraScale+
MPSoC
zcu106+ad9371
无线通信
信号处理
fpga
AD9371 官方例程
文章目录前言一、HDL方面1.
ZYNQ
核根据ZCU106平台修改(**参考UG1244ZCU106EvaluationBoard**),尤其注意**DDR**的配置(**参考美光MTA4ATF51264HZ
lwd_up
·
2023-10-20 20:51
经验分享
无线通信
信号处理
fpga
【国产虚拟仪器】基于
ZYNQ
的电能质量系统高速数据采集系统设计
随着电网中非线性负荷用户的不断增加,电能质量问题日益严重。高精度数据采集系统能够为电能质量分析提供准确的数据支持,是解决电能质量问题的关键依据。通过对比现有高速采集系统的设计方案,主控电路多以ARM微控制器搭配AD转换芯片、ARM+DSP搭配转换芯片以及FPGA+DSP搭配AD转换芯片的架构方式[1-5]。ARM有着良好的决策控制特性,在工业控制领域被广泛应用,但其数据处理速度慢,不能满足系统的实
深圳信迈科技DSP+ARM+FPGA
·
2023-10-20 19:17
国产NI虚拟仪器
fpga开发
ZYNQ+AD7606
国产虚拟仪器
canvas使用
同时元素的WebGLAPI则用于绘制
硬件加速
的2D和3D图形2绘制矩形/*获取画布*/varcanvas=document.getElementById("canvas");/*获取can
qq_35987023
·
2023-10-20 16:35
html
js
css
前端
神经网络
硬件加速
器-DPU分析
一DPU概述DPU是专为卷积神经网络优化的可编程引擎,其使用专用指令集,支持诸多卷积神经网络的有效实现。1、关键模块卷积引擎:常规CONV等ALU:DepthwiseConvScheduler:指令调度分发BufferGroup:片上数据缓存DataMover:高速数据通道2、特性3、工作流程阶段一:上电后,DPU将指令从外部DRAM加载到片上,译码并分发至各个模块;并根据指令通过DMA将相应权重
WEIKW
·
2023-10-20 13:47
神经网络硬件加速
神经网络
人工智能
深度学习
简述DRM
用户程序可以使用DRMAPI与GPU交互进行3D渲染
硬件加速
、视频解码和GPGPU计
子建莫敌
·
2023-10-20 09:03
GPU
unix
linux
ZYNQ
配置IIC接口读取eeprom和iictool使用
一,
ZYNQ
裸机IIC读写EEPROM(AXI_IICIP核模块读写EEPROM)1,vivado驱动和配置2,添加约束set_propertyIOSTANDARDLV
寒听雪落
·
2023-10-19 20:59
fpga开发
音视频技术开发周刊 59期
架构FFmpegMaintainer赵军:FFmpeg关键组件与
硬件加速
本文来自FFmpegMaintainer赵军在LiveVideoStackCon2018热身分享,并由LiveVideoStack
weixin_34414650
·
2023-10-17 16:01
ffmpeg
移动开发
人工智能
【TES720D】青翼科技基于复旦微的FMQL20S400全国产化ARM核心模块
该款核心板的主芯片兼容XILINX的
ZYNQ
7010或
ZYNQ
7020系列FPGA。核心板上布了DDR3SDRAM、E
北京青翼科技
·
2023-10-17 06:55
fpga开发
图像处理
信号处理
【TES710D】基于复旦微的FMQL10S400全国产化ARM核心模块
该款核心板的主芯片兼容XILINX的
ZYNQ
7010或
ZYNQ
7020系列FPGA。核心板上布了DDR3SDRAM、E
北京青翼科技
·
2023-10-17 06:24
核心板系列
工控/智能信号处理
国产化
fpga开发
复旦微的FMQL10S400
百分百国产化
紫光国微
Zynq
7000 Soc的中断系统实验(一)
Zynq
7000Soc的中断系统实验(一)
Zynq
7000的中断概述软中断使用Vitis软中断示例代码解读参考文档
Zynq
7000的中断概述
zynq
7000的三类中断类型如下图所示:显而易见,
zynq
这块
IMMUNIZE
·
2023-10-17 05:26
Zynq
单片机
嵌入式硬件
Zynq
Soc
ZYNQ
7000 #3 - Linux环境下在用户空间使用AXI-DMA进行传输
本文使用Petalinux搭建相关linux环境,在vivado中搭建了一个简单的PS->AXI-DMA->AXI-FIFO->AXI-DMA->PS的测试环路。使用了国外开源的xilinx_axidma操作库,完成了用户空间上的AXI-DMA传输。使用库相对来说更加方便容易上手,不需要过多的了解linux设备驱动中如何调用DMA进行传输目录0-引言1-准备工作2-建立petalinux工程3-配
AE_小良
·
2023-10-16 15:03
AXI-DMA ip 使用
参考:利用
ZYNQ
SOC快速打开算法验证通路(4)——AXIDMA使用解析及环路测试-没落骑士-博客园实现PS与PL的高速数据传输,需要利用PS的HP接口通过AXI_DMA完成数据搬移。
swang_shan
·
2023-10-16 15:00
dma
fpga开发
dma
ps-pl
python脚本 批处理ffmpeg视频转化
树莓派装了jellyfin,里面放了很多学习资料都是.wmv,不启动树莓派的V4L2
硬件加速
播放是没有问题,但是经常遇到软解速度跟不上(树莓派4b没超频)。
markrenChina
·
2023-10-16 09:18
python
python
ffmpeg
2020-01-15
rdma用麦乐思的;采购计划5年;
硬件加速
需要交换机做对应更改;iscacy稳定性,性能可以,故障切换不大好;ubantun近期软件能力提升:spdkqemu实现一个设备驱动,qemu负责virtio初始化
DSJ巡山
·
2023-10-15 22:29
Vitis2021.2自定义IP无法编译BUG
platform无法完成build步骤,进而导致无法基于此platform创建applicationproject:ERROR:[Common17-48]Filenotfound:D:/Verilog/
ZYNQ
projects
月见团子tsukimi
·
2023-10-15 22:00
日常运维
bug
经验分享
解决Xilinx Vitis的platform out-of-date
使用Vitis进行
Zynq
的TCP开发通信,建立Platform工程后,需要修改BSP设置,加入Lwip支持才能使用Lwip的函数,但在修改后,平台平台工程提示out-of-date,依然无法添加Lwip
dumpo
·
2023-10-15 22:27
ZYNQ
vitis使用教程
学习记录在学习
ZYNQ
嵌入式开发的过程中,正点原子的教程是采用SDK,而我下载的vivado2020.1已经变成了vitis,所以写一这篇博客,方便后续查阅。
Alex-L
·
2023-10-15 22:27
Xilinx
vitis
中断:PL硬中断,基地址,优先级。
行动步骤:1.编写RTL文件,设置中断的触发条件和频率,将其封装成IP;2.配置BD,为上述IP提供CLK和RST,注意敏感列表;3.在
zynq
processor中配置中断号,分配中断号:PL终端号可选
NoNoUnknow
·
2023-10-15 21:48
FPGA学习
ZYNQ裸机开发
单片机
嵌入式硬件
fpga开发
中断:AMP 软中断的过程和GPIO中断差别
ZYNQ
笔记(5):软中断实现核间通信-咸鱼IC-博客园(cnblogs.com)
ZYNQ
基础----AMP核间软中断_
zynq
核间中断-CSDN博客相较于GPIO中断,省去了对中断触发敏感类型的配置(
NoNoUnknow
·
2023-10-15 21:48
FPGA学习
ZYNQ裸机开发
单片机
嵌入式硬件
Zynq
双核通信和中断小结
实现
Zynq
的AMP,即两个内核的通信,主要包含以下主要内容:1.通信的实现手段,比较好的是通过共享地址来实现通信,比如XAPP1079中就设置了一个:#defineCOMM_VAL(*(volatileunsignedlong
NoNoUnknow
·
2023-10-15 21:18
ZYNQ裸机开发
FPGA学习
fpga开发
海康大华等摄像头RTSP低延迟(小于300毫秒)网页播放解决方案!
使用ActiveX播放控件或NPAPI播放插件实际调用的是本地原生程序进行直接播放,从而可充分利用本机硬件解码和
硬件加速
渲染播放,可实现低延迟、低成本多路稳定播放的良好效果。
p2p音视频开发
·
2023-10-15 20:29
h.265
音视频
html5
web播放器
大华
海康
解决Ubuntu里Chrome浏览器打开慢/卡死现象
打开Chrome浏览器-----------点击右上方三个竖点---------设置---------高级----------系统-------使用
硬件加速
模式(如果可用)--------关闭选项即可图示
唯元素
·
2023-10-15 20:03
Ubuntu
Ubuntu
Chrome
部分浏览器简评
Chrome浏览器一、Chrome浏览器的优点:1、速度够快Chrome具有GPU
硬件加速
:当激活GPU
硬件加速
时,使用“GoogleChrome”浏览那些含有大量图片之网站时可以更快渲染完成并使页面滚动时不会出现图像破裂的问题
浅知拙见
·
2023-10-15 19:31
WPF性能优化经验总结
下列情况请特别注意,因为在这些情况下,即使是处于RenderingTier2的情况下也不会
硬件加速
。
这个月太忙没时间看C++
·
2023-10-14 19:46
WPF
性能优化
wpf
性能
是德原装Agilent DSO5054A数字示波器
100,000个波形的实时更新率具有256级强度分级的高清XGA(1024x768)显示器I2C、SPI、I2S、FlexRay、MIL-STD1553、CAN、LIN和RS-232/UART的触发和
硬件加速
解码高达
胡2003
·
2023-10-14 15:33
网络
FPGA学习笔记记录: FPGA学习笔记记录:初识
ZYNQ
基础知识:传统的嵌入式SoC硬件系统架构:使用ARM作为主控,通过ARM的外设并行RAM类总线外挂FPGA,使用FPGA来做高
LiuJieIDBD
·
2023-10-14 06:50
FPGA
fpga开发
ZYNQ
| AXI DMA数据环路测试
利用AXIDMA进行批量数据环路的测试背景软硬件平台原理概述工程搭建1.新建一个vivado工程2.创建blockdesign①
zynq
ip核的添加与配置②AXIDMAip核的添加与配置③AXI4-StreamDataFIFO
褪色者Ash
·
2023-10-14 02:04
zynq
fpga
S02-CH21 利用AXI DMA进行批量数据环路测试
软件版本:VIVADO2017.4操作系统:WIN1064bit硬件平台:适用米联客
ZYNQ
系列开发板米联客(MSXBO)论坛:www.osrc.cn答疑解惑专栏开通,欢迎大家给我提问!!
yundanfengqing_nuc
·
2023-10-14 02:04
AX7100开发板
第十一节,
ZYNQ
的AXI_DMA的使用
ZYNQ
的AXI_DMA的使用1DMA控制器架构原理AXIDMA:官方解释是为内存与AXI4-Stream外设之间提供高带宽的直接存储访问,其可选的scatter/gather功能可以将CPU从数据搬移任务中解放出来
youbin2013
·
2023-10-14 02:33
zynq学习
zynq
axidma
ZYNQ
小实验:1.利用AXI DMA loop 环路测试
前言:一个基本的DMA环路搭建,通过PS端控制DMA对DDR数据的读写和校验,完成环路测试基本流程:PS端ARM将数据发送给DDR。PS控制DMA,使DMA通过数据通道读取DDR中的数据;DMA将读取到的数据传给FIFO。FIFO将数据传输给DMA;PS控制DMA,使DMA通过数据通道将数据写入DDR中。传输校验,对比接收数据与发送数据是否一致。原理介绍:AXI:AXI(AdvancedeXten
风行者199765
·
2023-10-14 02:03
学习规划
嵌入式
AXI DMA使用解析及环路测试
一、AXIDMA介绍本篇博文讲述AXIDMA的一些使用总结,硬件IP子系统搭建与SDKC代码封装参考米联客
ZYNQ
教程。
AE_小良
·
2023-10-14 02:03
ZYNQ
7020内核kernel源码解析
**Xilinx
ZYNQ
7020ARM内核kernel源码解析**还记得2018年的时候,kernel还是4.9.0,到了2022变成了5.15了,三年疫情过去了,我们的技术一直在精进。
landyjzlai
·
2023-10-14 02:38
Zynq
linux
运维
服务器
MS5611的
ZYNQ
驱动试验之一 分析
0,MS5611框图1,原理图项目需要用到MS5611气压计模块,原理图很简单明了,如下:这里PS接GND是SPI接口模式,PS接VDD是I2C接口模式。我在设计原理图时候直接设置成了SPI模式,当然这个SPI不是纯粹意义的SPI接口,后面会有展开说。2,关于MS56111,支持SPI模式和I2C模式其中现在网络上大量存在的代码基本都是I2C接口的。SPI接口占用线多但是有一个好处就是明确的延时。
mcupro
·
2023-10-13 21:45
fpga开发
嵌入式硬件
单片机
在VIVADO下烧写ZC706板载FLASH的操作步骤
2,烧写过程是先在
ZYNQ
里的PS运行程序,之后接收电脑通过JTAG口发来的数据烧写到FLASH里面。这就要求除了要
mcupro
·
2023-10-13 21:15
fpga开发
MS5611的
ZYNQ
驱动试验之二 控制器功能考虑
这里我们考虑一下如何在
ZYNQ
里面实现,也就是规划PS和PL如何分工实现。一般这种有一定简单时序的外设控制器我们可以采用两个方式编写:1,用PL构造时序,做成所谓的加速器。
mcupro
·
2023-10-13 21:15
fpga开发
单片机
嵌入式硬件
MS5611的
ZYNQ
驱动试验之三 控制器代码实现
1,归纳抽象我们上述分析归纳了实际上只需要三类操作1,执行命令操作。包含三个操作RESET转换D1转换D2。2,读出6个16位校准字。3,读出D1D2.其中第一条是阻塞的,也就是要等SDO为高后才能认为执行完毕并返回。上述三个操作我们都分别命名为ISSUE_CMD,RD_U16,RD_U24。2,有限状态机FSM是使用HDL在并行的硬件里面实现类似C语言那样串行执行指令的一种很好方式。我们考虑在C
mcupro
·
2023-10-13 21:09
java
前端
数据库
WPF Q&A
使用
硬件加速
来绘制GUI,以获得更好的性能。什么是WPF的值转换器?值转换器充当目标和源之间的桥梁,当目标与一个源绑定数据类型不一致时,需要值转换器来做
kalvin_y_liu
·
2023-10-13 15:05
WPF入门
wpf
nginx 异步openssl Intel QAT
硬件加速
方案
参考CentOS7安装QAT1.7加密卡_Remy的学习记录-CSDN博客GitHub-intel/QAT_Enginehttps://01.org/sites/default/files/downloads/intelr-quickassist-technology/337003-001-intelquickassisttechnologyandopenssl-110.pdfhttps://01
securitysun
·
2023-10-13 11:10
网络安全
nginx开发学习汇总
nginx
openssl
intel
网络优化
zynq
开发学习记录:Linux与rt-thread操作系统AMP运行
Linux+RT-Thread1.U-boot、Linux设备树修改memory{device_type="memory";reg=;};/*修改CPU0地址空间范围*/2.Linux内核启动参数,修改设置为SMP,CPU个数为1 bootargs"console=ttyPS0,115200maxcpus=1root=/dev/ramrwearlyprintk"3.编译u-boot、内核4.修改R
Surest
·
2023-10-12 20:10
zynq
Linux
【【萌新的SOC学习之GPIO学习 水】】
萌新的SOC学习之GPIO学习GeneralPurposeI/O通用I/O
zynq
-7000SOCPS分为四大部分APUapplicationProcessorUintMemoryIO外设Interconnect
ZxsLoves
·
2023-10-12 18:12
SOC学习
学习
基于Kintex-7 FPGA的CameraLink视频开发案例|Kintex-7/
ZYNQ
,支持Base与Full模式
前言CameraLink协议CameraLink协议是一种专门针对机器视觉应用领域的串行通信协议,它使用低压差分信号(LVDS)进行数据的传输和通信。CameraLink标准是在ChannelLink标准的基础上多加了6对差分信号线,其中4对用于并行传输相机控制信号,另外2对用于相机和图像采集卡之间的串行通信(本质就是UART的两根线)。CameraLink标准的视频传输模式分为三种:Base模式
Tronlong创龙
·
2023-10-12 12:00
Xilinx
Kintex-7
Xilinx
Zynq-7000
CameraLink视频案例
FPGA
Kintex-7/ZYNQ
创龙科技
【PCIE720】基于PCIe总线架构的高性能计算(HPC)
硬件加速
卡
PCIE720是一款基于PCIExpress总线架构的高性能计算(HPC)
硬件加速
卡,板卡采用Xilinx的高性能28nm7系列FPGA作为运算节点,在资源、接口以及时钟的优化,为高性能计算提供卓越的
硬件加速
性能
北京青翼科技
·
2023-10-12 11:02
图像处理
arm开发
fpga开发
zynq
-7000嵌入式linux移植教程,Xilinx
zynq
-7000系列FPGA移植Linux操作系统详细教程
Xilinx
zynq
-7000系列FPGA移植Linux操作系统详细教程一:前言最近手上压了一块米联客的Miz7035,一块xilinx
zynq
-7000系列的开发板,想着正好学习一下linux在ARM9
Stella Ding
·
2023-10-12 03:13
上一页
7
8
9
10
11
12
13
14
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他