Zynq硬件加速

中兴再推爆款，双2.5G网口的巡天AX3000Pro+仅需299元

中兴巡天AX3000Pro+搭载了中兴新一代自研芯片,8路并发硬件加速引擎带来更强的硬件加速和更低的功耗,在信号、
2301_79004341·2023-10-31 09:39

ZYNQ连载01-ZYNQ介绍

ZYNQ连载01-ZYNQ介绍1.ZYNQ参考文档：《ug585-zynq-7000-trm.pdf》ZYNQ分为PS和PL两大部分，PS即ARM，PL即FPGA，PL作为PS的外设。
lljwork2021·2023-10-30 08:28

zynq /vitis 应用笔记（1）

买了一块ZYNQ开发板Z7-NANO，开始了ZYNQ开发的苦难之旅。尽管按照厂商提供的开箱检查指南，将image拷贝到sd卡上插入板上后板子工作起来了。但是如何开发应用软件呢？
姚家湾·2023-10-29 21:42

【ZYNQ】XDMA PS端配置 -- 第一个“Hello World”

目录前言具体操作1从PL导出.xsa文件2将.xsa文件导入Vitis中3添加中断触发结束补充说明前言上一篇文章主要介绍了PL端XDMA的配置，这篇主要介绍PS端搭建设置具体操作Vivado2020.2与以往的Vivado版本不同需要手动关联.xsa文件，具体流程如下：1从PL导出.xsa文件生成bit文件后，ExportHardware，在这个界面下我们可以看到Vivado2020.2这个版本已
Openharmony初学者·2023-10-29 21:11

55_ZYNQ7020开发板SDK_下使用Free RTOS

一、实现Vivado工程为"freeos_test"本节开始搭建FreeRTOS实时操作系统运行环境，本实验以FreeRTOSHelloWorld举例，实现两个LED灯以不同的间隔持续闪烁。本实验基于“双核AMP的使用”工程，硬件环境不需要修改。二、新建工程，OSPlatform选择freetos901_xilinx三、选择FreeRTOSHelloworld举例四、生成后如下五、查看main.c
一米八零的昊哥·2023-10-29 21:10

ZYNQ 移植使用freeRTOS系统运行程序

ZYNQ可以移植多种操作系统，freeRTOS，RT-thread,wxworks，linux，UCOSII，这些操作系统可以单独运行，也可以使用openAMP双核模式两两组合运行，也可以和裸机SDK组合
寒听雪落·2023-10-29 21:38

ZYNQ FreeRTOS系统使用和固化

相对于复杂的Linux，FreeRTOS等实时操作系统给我们带来更灵活更方便的开发，更直接的和底层FPGA进行交互。1，新建工程，OSPlatform选择freertos901_xilinx2，本实验选择FreeRTOSLwipEchoServer示范3，下载界面设置，run
寒听雪落·2023-10-29 21:38

移植FreeRTOS到 Xilinx ZYNQ Microblaze IP核

1，运行环境vivado2019.2，win10,ZYNQ7000系列2，FreeRTOS官网源码下载https://www.freertos.org/,3，FreeRTOS是一个迷你的实时操作系统内核
寒听雪落·2023-10-29 21:38

zynq-fpga

vitis新建项目时报错failedtocreateplateformforapplicationproject报错报错原因报错anexceptionoccurredwhiletryingtoadddomain.failedtogeneratethebspsourcesfordomain.hsi55-1433报错原因文件名过长。将路径中较长的文件名修改短一点即可。并不是xsa文件有问题，因为viv
街角~云蝎·2023-10-29 20:06

ZYNQ UltraScale+ MPSoC Linux + ThreadX AMP玩法

ZYNQUltraScale+MPSoCLinux+ThreadXAMP玩法ZYNQUltraScale+MPSoC与ZYNQ7000架构比较目标一.创建Linux1、修改kernel2、修改设备树编译
李易达·2023-10-29 20:05

ZYNQ FreeRTOS使用双网口笔记与爬坑

正点原子领航者7020的开发板上有两个网口，想着用起来。上面一个是PS网口，一个是外挂在PL网口。使用vitis版本为2019.2PL网口通过emio挂载在网络控制器1上，PS网口挂载在网络控制器0上。配置串口0。踩坑1：在vivado里面单独配置网络0或者网络1，都能够ping通，但是两个都配置，通过vitis生成tcpclient的例程，初始化的时候在xemac_add函数里面，选择XPAR_
dai410257573·2023-10-29 20:33

嵌入式硬件开发学习教程——基于Zynq-7010/7020 系列Xilinx vivado hls案例（matrix_demo、matrix_demo）

前言本文主要介绍HLS案例的使用说明，适用开发环境：Windows7/1064bit、XilinxVivado2017.4、XilinxVivadoHLS2017.4、XilinxSDK2017.4。XilinxVivadoHLS（High-LevelSynthesis，高层次综合）工具支持将C、C++等语言转化成硬件描述语言，同时支持基于OpenCL等框架对Xilinx可编程逻辑器件进行开发，可
Tronlong创龙·2023-10-29 20:31

ZYNQ连载04-Vitis创建FreeRTOS工程

ZYNQ连载04-Vitis创建FreeRTOS工程1.创建工程2.测试程序#include#include"FreeRTOS.h"#include"task.h"staticTaskHandle_ttask1
lljwork2021·2023-10-29 20:28

瑞芯微RK3399/RK3568+FPGA硬件加速设计方案

瑞芯微RK3399/RK3568+FPGA硬件加速设计方案。RK3399通过MIPI接口/PCIE实现与FPGA的对接。信迈科技拥有成熟的方案。
深圳信迈科技DSP+ARM+FPGA·2023-10-29 17:44

zynq AXI

AXI总线在ZYNQ中有支持三种AXI总线，拥有三种AXI接口，当然用的都是AXI协议。
xifengw·2023-10-29 16:51

树莓派 —— 安装RaspberryPi系统（为了编译ffmpeg硬件加速）

背景     最近项目上采购了一台"云盒"设备，该设备功能是将输入的rtsp转封装后直接推流到指定公网的rtmp服务器或将输入的hdmi视频数据通过硬编码后推流到指定的公网rtmp服务器上。     该设备大约是Iphone13ProMax尺寸大小，稍厚一点的一个黑盒子。却能完成这么些事，于是领导和我不谋而合决定用树莓派试搞一搞这么个东西。     我们使用两台树莓派，分别是4B与3B。由于3B是
信必诺·2023-10-29 12:46

vivado 第一个sdk工程

为你创建ps部分，2.ZYNQ配置界面说明配置ps和pl的参数总线和外设接口配置2.ps——clk都是固定的引脚，ps需要时钟驱动，其他都是io口。看原理图ps_srstb这些引脚
shabby爱学习·2023-10-29 04:52

13. Android MultiMedia框架完全解析 - MediaCodec解析

前言MeidaCodecAPI:https://developer.android.com/reference/android/media/MediaCodecMediaCodec是一个Codec，通过硬件加速解码和编码
忙忙碌碌一头羊·2023-10-28 22:12

集创赛备赛：Robei八角板7020简介

今年集创赛准备参加Robei杯，和队友凑钱买了Robei的zynq7020八角板（好小一块就近2000，学生党落泪~）看了官网的资料，感觉不是很详细，于是准备查阅资料自己列一张，方便比赛的时候查阅。
Albert_yeager·2023-10-28 12:54

zynq配置成jtag模式_详细解读Zynq的三种启动方式(JTAG,SD,QSPI)

本文介绍zynq上三种方式启动文件的生成和注意事项，包括只用片上RAM(OCM)和使用DDR3两种情况。
JJ Ying·2023-10-27 16:28

开启 CSS 硬件加速，提高网站性能

开启CSS硬件加速CSS动画transitions和transforms，并不会自动的
一俢·2023-10-27 16:02

机器学习陷入困境，谷歌大脑专家发文吐槽 AI 工程现状

在本文中，GoogleBrain的研究人员解释了硬件加速器的进化如何有利于编译器后端优化巨大的单内核，介绍了这种对高性能但不灵活的内核的依赖如何增强了编程模型的
喜欢打酱油的老鸟·2023-10-27 14:19

ZYNQ基础知识

1.ZYNQ介绍全称为Zynq-7000AllProgrammableSoc1.Zynq是赛灵思（Xilinx）推出的新一代全可编程片上系统，将处理器的软件可编程性和FPGA的硬件可编程性完美结合。
FPGA小白758·2023-10-27 09:00

VIVADO 2017.4烧写QSPI FLASH

开发ZYNQ时，在VIVADO2017.4在烧写QSPIFLASH时必须指定FSBL文件，貌似是17.3后新增的特性，指定默认生成的FSBL文件，提示烧写失败。
zkf0100007·2023-10-26 22:55

Hello, Mojo——首次体验Mojo语言

四、为什么参数化在Mojo中对于使用SIMD类型和硬件加速器很重要？五、Mojo中引入的特殊装饰器的目的是什么？它们如何提供对编译器优化的完全控制？六、MLIR语法如何用于在Mojo中执行操作
-北天-·2023-10-26 19:18

比较DSP、MCU、ARM、CPLD/FPGA

DSP数字信号处理器（DigitalSignalPorcessor）；硬件结构：CPU、存储器、总线、外设接口、时钟以及硬件加速器（音频、视频处理）等；操作系统：DSP/BIOS，SYS/BIOS/LINUX
守夜人猴儿精·2023-10-26 14:19

Zynq UltraScale+ XCZU15EG 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图IMX214摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块VDMA图像缓存VideoScaler图像缓存DP输出5、vivado工程详解PL端FPGA硬件设计PS端VitisSDK软件设计6、工程移植说明vivado版本不一致处理FPGA型号
9527华安·2023-10-26 14:10

ZYNQ中断例程

GPIO中断系统初始化流程：第一步:初始化cpu的异常处理功能第二步：初始化中断控制器第三步：向CPU注册异常处理回调函数；第四步：将中断控制器中的对应中断ID的中断与中断控制器相连接第五步：设置GPIO的中断类型，比如高电平中断、低电平中断、上升沿中断、下降沿中断等。第六步：设置GPIO中断回调函数，这里设置的回调函数是用于用户使用的。第七步：使能GPIO的对应PIN的中断第八步：使能中断控制器
FPGA小白758·2023-10-26 10:17

VirtualBox使用时卡顿的解决方案（亲测有效）

解决方案1.打开virtualbox，点开设置页面2.点击系统，调节处理器中的processors和运行峰值，调节硬件加速中的半虚拟化接口为KVM3.点击显示,设置显存大小，勾选启动3D加速设
zouer.·2023-10-26 06:55

【技术干货】基于赛灵思FPGA板卡的高性能EtherCAT主站方案

该套件具有基于Xilinx16nmFinFET+可编程逻辑架构的Zynq®UltraScale+™MPSoC器件，提供一款四核ARM®C
Hack电子·2023-10-25 18:54

玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例

特权同学玩转Zynq连载48——[ex67]VivadoFFT和IFFTIP核应用实例1关于傅里叶变换关于傅里叶变换，这么一个神奇的变换，其基本原理和应用在教科书、网络上漫天飞舞，这里就不赘述了，以免有凑字数的嫌疑
ove学习使我快乐·2023-10-25 11:06

Zynq UltraScale+ XCZU9EG 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图IMX214摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块VDMA图像缓存VideoScaler图像缓存DP输出5、vivado工程详解PL端FPGA硬件设计PS端VitisSDK软件设计6、工程移植说明vivado版本不一致处理FPGA型号
9527华安·2023-10-25 10:17

linux fpga 开发环境,- Vivado+Zedboard之Linux开发环境搭建

因为后续我们建立的Qt-ZYNQ库也是这个源码包。
weixin_39897015·2023-10-25 08:38

Design Advisory for Zynq-7000: FSBL Authentication Attack

language=en_USDESCRIPTIONInthisphysicalattack,anattackermightpotentiallyexploittheZynq-7000SoCFirstStageBootLoader
非鱼知乐·2023-10-24 17:05

【2021集创赛】Digilent杯二等奖：基于FPGA的动态视觉感知融合的运动目标检测系统

杯赛题目：Diligent杯：基于FPGA开源软核的硬件加速智能平台参赛组别：A组设计任务：利用业界主流软核处理器(仅限于Cortex-M系列及RISC-V系列)在限定的DIGILENT官方FPGA平台上构建
极术社区·2023-10-24 11:10

深度学习的异构加速技术（二）：螺狮壳里做道场

作者简介：kevinxiaoyu，高级研究员，隶属腾讯TEG-架构平台部，主要研究方向为深度学习异构计算与硬件加速、FPGA云、高速视觉感知等方向的构架设计和优化。
weixin_30737363·2023-10-24 11:39

文献阅读（206）gem5-Aladdin Cohmeleon

Learning-BasedOrchestrationofAcceleratorCoherenceinHeterogeneousSoCs时间：2021会议：MICRO研究机构：哥伦比亚大学introduction专用硬件加速器可以带来数量级的性能和功耗提升
tiaozhanzhe1900·2023-10-24 11:37

ZYNQ移植ARM CMSIS_DSP库

移植方法Vitis中新建一个ApplicationProject，选择HelloWord模板。按下面步骤移植CMSIS_DSP：下载CMSIS_DSP，拷贝如下文件夹到Vitis工程：SourceIncludePrivateIncludeComputeLibrary(onlyifyoutargetNeon)对Source路径下和文件夹同名的.c文件（如，BasicMathFunctions.c），
leida_wt·2023-10-24 10:55

ZYNQ7020开发(二)：zynq linux系统编译

文章目录一、编译前准备二、SDK编译三、编译步骤总结四、问题汇总一、编译前准备1.设置环境变量source/opt/pkg/petalinux/2020.2/settings.sh/opt/pkg/petalinux/2020.2是上一节petalinux的安装目录2.创建petalinux工程进入petalinux安装目录(例如：/opt/pkg/petalinux/2020.2)，然后运行pe
EEer！·2023-10-24 00:16

ZYNQ linux调试LCD7789

一，硬件管脚1，参数解释和实物LVGL是一个开源的图形库，主要用于MCU上屏幕UI的部署，功能完善，封装合理，可裁切性强，也可以实现Linux上fbx的部署。LVGL官网LVGL-LightandVersatileEmbeddedGraphicsLibrary每根线的作用
寒听雪落·2023-10-23 22:15

19、zynq核引出外部引脚

自动连接所有管脚后，没法通过makeexternal来引出ps端的引脚，此时可以右击管脚，选择createport来引出。
Belle710·2023-10-23 21:37

FPGA ZYNQ VIVADO创建IP核点亮LED灯 方式一

这里写自定义目录标题PL端纯Verilog语言创建IP核实现点亮LED灯工使用设备ZYNQ7010，选择设备型号XC7Z010CLG400-1根据以下流程完成本次创建时钟频率50MHZ，周期T=20ns
对不起当时的转身·2023-10-23 15:36

芯片手册自用

UG585ZYNQBOOK：Zynq7000SoC技术参考手册Zynq7000SoCTechnicalReferenceManual•Zynq7000SoCTechnicalReferenceManual
NoNoUnknow·2023-10-23 14:10

【编解码格式】Indeo系列

虽然它的原始版本与英特尔的DVI视频流格式有关，这是一种用于将电视质量视频压缩到光盘上的纯硬件编解码器，但Indeo的独特之处在于它是首批允许全速视频播放而不使用硬件加速的编解码器之一.与Cinepak
gomogomono·2023-10-23 09:14

海思Hi3519DV500边缘计算盒子-英码IVP09A，双核A55 64位处理器

产品简介IVP09A是英码科技推出的边缘计算智能工作站，搭载双核Cortex-A55架构AI处理器；内置高效的神经网络推理引擎，提供2.5Tops@NPU算力;支持多路视频图像识别硬件加速。
英码科技·2023-10-23 00:10

ucos练习

文章目录简单实验在开始任务中创建优先级不同的多个任务使用信号量进行同步UCOS硬件实现任务管理任务调度zynq+ucos简单实验在开始任务中创建优先级不同的多个任务intmain(){UCOSStartup
山音水月·2023-10-22 05:37

差分时钟与DDR3

Zynq上的存储器接口所有Zynq-7000AP芯片上的存储器接口单元包括一个动态存储器控制器和几个静态存储器接口模块。动态存储器控制器可以用于DDR3、DDR3L、DDR2和LPDDR2。
NoNoUnknow·2023-10-21 21:47

axi时序图_S02_CH12_ AXI_Lite 总线详解

S02_CH12_AXI_Lite总线详解12.1前言ZYNQ拥有ARM+FPGA这个神奇的架构，那么ARM和FPGA究竟是如何进行通信的呢？本章通过剖析AXI总线源码，来一探其中的秘密。
我不上层楼了·2023-10-21 19:59

MYIR-ZYNQ7000系列-zturn教程(16)：对axi_lite IP核进行仿真以及axi总线的初步讲解

我这里一共调用了两个自定义的IP都是基于axi_lite的IP核，一个是主机master一个是从机slave，然后将这两个调用的IP例化到一个新创建的fpga工程，最好写一个仿真脚本让这个master主机对这个从机slave进行读写。链接：https://pan.baidu.com/s/1WFCazNaUaXBwKuJtAZNKZQ密码：ex8l主机：从机：将master和slave都例化到fpg
虚无缥缈vs威武·2023-10-21 19:57

Zynq中断与AMP~双核串口环回之PS与PL通信

实现思路：额外配置：通过PL配置计数器，向CPU0和CPU1发送硬中断。1.串口中断CPU0，在中断中设置接收设置好字长的数据，如果这些数据的数值符合约定的命令，则关闭硬中断，并将这部分数据存入AxiLite配置的ram中，完成以后发送软中断中断CPU1。2.CPU1收到软中断后，读取指定的ram数值，校验以后将其写入ram2中，如果这里不做换回可以写入其他的。写完以后发送中断给CPU0。3.CP
NoNoUnknow·2023-10-21 19:53
上一页 6 7 8 9 10 11 12 13 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他