E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
axi时序图
LVS/DR数据包流向分析
lengzijian/article/details/8089661先附上一张原理图:为了更清晰的表述lvs-dr原理,我们用tcpdump工具打印出tcp数据,查看mac地址的更改情况,绘制出如下的
时序图
南柯一梦,笑谈浮生
·
2024-02-14 18:40
负载均衡
DDR原理详解
这部分的讲述运用DDR3的简化
时序图
。DDR3的内部是一个存储阵列,将数据“填”进去,你可以它想象成一张表格。和表格的检索原理一样,先指定一个行(Row),再指定一个列(Co
dl329
·
2024-02-14 02:30
Hardware
如何接手一个新系统
接手一个新系统,一般要从这几个方面来熟悉:一、业务知识;二、技术知识:1、逻辑架构逻辑架构主要要了解以下这几部分:1.1系统整体和每个子系统的架构图、核心领域模型;1.2几块核心模块和业务流程、
时序图
;
小强聊it
·
2024-02-13 15:10
工作
工作经验
IM聊天系统为什么需要做消息幂等?如何使用Redis以及Lua脚本做消息幂等【第12期】
0前言消息收发模型第一张图是一个
时序图
,第二张图是一个标清楚步骤的流程图,更加清晰。消息的插入环节主要在2步。save部分。主要也是对这个部分就行消息幂等的操作。
呆呆呆呆梦
·
2024-02-13 14:20
redis
lua
数据库
【软件设计与体系结构】用例图、类图、
时序图
引入:(将【泛化】的实线改为虚线则表示【实现】)(一条实线加一个菱形表示【聚合】)1、用例图1.用例图组成1.1图形符号1.2用例名称1.3参与者参与者所代表的角色有:人、硬件设备,或甚至是另一个系统。例如:如果你在银行工作,你可能是一个贷款员,如果你在该银行有存款,那么你同时也扮演一名顾客的角色。所以,一个参与者的一个实例代表以一种特定的方式与系统进行单独的交互。注意:尽管在模型中使用参与者,但
嗯诺
·
2024-02-12 02:59
笔记
【期末UML速成】UML各种类图、
时序图
、用例图+UML2面向对象分析与设计(第2版)谭火彬编著电子PDF+电子习题
《UML2面向对象分析与设计(第2版)谭火彬编著》+UML复习资料链接:谭火彬教材电子版+UML选择填空大题试卷资料(保有用)UML基础1.1UML是什么?UML(统一建模语言)是一种用于软件系统建模的标准化语言,它提供了一套丰富的符号和图表,用于描述软件系统的结构、行为和交互。UML通过图形化的方式帮助软件工程师和其他利益相关者更好地理解、设计、可视化和通信软件系统的各个方面。1.2UML的优势
阿贵学长
·
2024-02-10 18:17
uml
pdf
(电工基地笔记)Vivado 2014.2 validation fails[IP_Flow 19-3478]
错误背景:为microblaze添加
AXI
4外设(IP核)出现错误错误信息:[IP_Flow19-3478]Validationfailedforparameter'MyM00_A00_ADDR_WIDTH
Peter_hust
·
2024-02-10 09:41
vivado
FPGA
fpga
vivado
debug
microblaze
24 SEMC相关
文章目录24.1SEMC简介24.2SEMC框图剖析24.2.1通讯引脚24.2.1.1SEMC的片选信号24.2.1.2数据选通信号DQS24.2.2存储器控制器24.2.3IP命令和
AXI
命令24.2.4
万码无虫
·
2024-02-10 06:05
NXP
单片机
图像处理SoC的方案调研(视频编码器和DLA)
最近在公众号和粉丝交流,提到了图像处理SoC,包括的部分有CPU+ISP+视频编码器+DLA+
axi
/ahb/apb总线及外设,我觉得很有意思,值得学习和了解,尤其是视频编码器和DLA这两个概念。
徐丹FPGA之路
·
2024-02-10 00:06
FPGA
异构计算
图像处理
音视频
人工智能
fpga开发
STM32控制JQ8400语音播报模块
串口两线操作接收引脚TX串口两线操作发送引脚GND电源地引脚DC-5V电源引脚,3.3-5VDAC-RDAC输出右声道引脚DAC-LDAC输出左声道引脚SPK-喇叭-引脚SPK+喇叭+引脚二、一线操作(1)
时序图
KINO32
·
2024-02-09 07:41
STM32
stm32
嵌入式硬件
单片机
UML基础(附绘制教程)
文章目录前言uml基本概念常见的uml图包括那些类图(classdiagram)例子基础类图样式类之间的关系泛化关系实现关系关联关系聚合关系组合关系依赖关系用例图(usercasediagram)
时序图
shark-chili
·
2024-02-09 06:30
软件工程
java
软件工程师
uml
软件开发
PlateUML绘制UML图教程
PlantUML是一款强大的工具,通过简单的文本描述,能够生成UML图,包括类图、
时序图
、用例图等。PlantUML是一款强大的工具,用于绘制UML图和其他类型的图表,包括系统架构图。
Damon小智
·
2024-02-09 05:27
实用教程
uml
WifiConfigStore初始化读取-Android13
WifiConfigStore初始化读取1、StoreData创建并注册2、WifiConfigStore读取2.1文件读取流程2.2
时序图
2.3日志1、StoreData创建并注册packages/modules
xhBruce
·
2024-02-08 11:10
Android
#
WiFI
Android
WiFi
Synopsys验证VIP学习笔记(1)Memory模型用法
在配置VIP时,首先要通过svt_
axi
_system_configuration::set_addr_range()配置每个memory的地址范围,并且可以多次配置。这里在cu
小破同学
·
2024-02-08 07:12
UVM学习
功能测试
芯片
AXI
数据流计算CRC8的代码
modulecrc8_coder_8bit(inputclk,inputrst_n,inputdin_last,inputdin_valid,input[7:0]din_data,outputregdout_last,outputregdout_valid,outputreg[7:0]dout_data);parameter[7:0]POLY=8'h07;reg[7:0]crc_remainder
冰冻土卫二
·
2024-02-08 07:42
fpga开发
AXI
数据流计算CRC16的代码
modulecrc16_coder_8bit(inputclk,inputrst_n,inputdin_last,inputdin_valid,input[7:0]din_data,outputregdout_last,outputregdout_valid,outputreg[7:0]dout_data);parameter[15:0]POLY=16'h1021;//or16'h8005reg[
冰冻土卫二
·
2024-02-08 07:42
fpga开发
AD9361纯逻辑控制从0到1连载4-AD9361数据接口
如下图所示:收数据接口
时序图
如下:发
冰冻土卫二
·
2024-02-08 07:40
AD9361纯逻辑控制
AD9361
SDR
fmcomms3
AD9361
LVDS
AD9361数据接口驱动
IDEA 推荐插件
grep-console输出日志换颜色MybatisLogFormat直接复制mybatis的日志成完整的SQLSequenceDiagram生成
时序图
LaLaLa_OvO
·
2024-02-08 06:32
Java项目
java
【ADI PLL 】时序小结
要注意的是:在ADI的PLL产品中,大多数的
时序图
如图上所示,该图是错误的,正确的
时序图
如图下的图所示,LE的上升沿应跟Clock的上升沿对齐,而非
hcoolabc
·
2024-02-08 03:31
Cortex_M
硬件工程
人生绕不开一台LCD1602,虽然它比较丑,接的线也比较多。#非标协议【上】
1.4LCD1602的指令说明2.LCD在一个位置显示一个字母的逻辑2.1在哪里显示2.2显示的是什么2.4如何解决D0到D7既要传输字符位置信息又要传输字符数据信息3.LCD1602写时序分析3.1写
时序图
与写时序参数
马哥成长记
·
2024-02-07 04:44
学习嵌入式笔记
51单片机
c语言
嵌入式硬件
学习
“掌握温度,感知湿度,一触即知!”DHT11温湿度传感器,为您的生活增添一份关怀与精准。#非标协议【下】
1.3数据传送逻辑和数据格式2.发送时序检测DHT11温湿度传感器模块是否存在2.1发送时序检测模块是否存在核心思路2.2定义DHT11温湿度传感器数据接线2.3根据手册检测DHT11温湿度传感器模块
时序图
配置检测函数
马哥成长记
·
2024-02-07 04:43
学习嵌入式笔记
单片机
51单片机
嵌入式硬件
c语言
学习
30分钟学会UML类图(转)
一般说来,在UML图中,只要掌握类图、用例图、
时序图
的使用,就能完成大部分的工作。也就是说,掌握UML的20%,就能做80%的事情。对于程序员来说,最频繁使用的莫过于类图。
走在路上的低级弟弟
·
2024-02-07 01:41
python绘制每日的
时序图
_Python-100-Days
Python-100天从新手到大师作者:骆昊说明:从项目上线到获得8w+星标以来,一直收到反馈说基础部分(前15天的内容)对新手来说是比较困难的,建议有配套视频进行讲解。最近把基础部分的内容重新创建了一个名为“Python-Core-50-Courses”的项目,用更为简单通俗的方式重写了这部分内容并附带了视频讲解,初学者可以关注下这个新项目。国内用户如果访问GitHub比较慢的话,也可以关注我的
weixin_39553423
·
2024-02-07 01:57
python绘制每日的时序图
STA | 什么是
时序图
?
1逻辑图芯片设计离不开时序分析。时序分析的对象是如下图这种电路图。这种电路图被称为逻辑图。为了分析方便,用编号在图中标出各个节点。这样就能方便地指出不同的时序路线。时序分析针对的是一段段时序路线。因此,首先需要定位出起始点和终点。什么样的节点可以作为起点和终点呢?2起点和终点起点通常有三种。第一种:芯片的数据输入端口。第二种:时序单元的数据输出端口。第三种:存储器的数据输出端口。类似地,终点也有三
准备钟
·
2024-02-06 20:42
STA静态时序分析基础
STA
芯片设计
数字后端
Xilinx 黑金ZYNQ开发板AX7020,利用VIVADO进行FPGA程序烧录
第一章,1.2.(1)-1.2.(11)00:00(2)通过“RunBlockAutomation”完成端口导出,连接FCLK_CLK0到M_
AXI
_GP0_ACLK,然后保存,创建
weixin_48793386
·
2024-02-06 08:18
FPGA
ZYNQ
fpga开发
UML交互图 之
时序图
/序列图/循序图 在需求文档中的应用
时序图
(SequenceDiagram),又名序列图、循序图,是一种UML交互图。它通过描述对象之间发送消息的时间顺序显示多个对象之间的动态协作。——更详细的说明,百度一下即可。
锤子锤脑壳儿
·
2024-02-06 03:37
Android动态部署一:Google原生Split APK浅析
1.什么是SplitAPK2.在实际开发中如何应用3.如何安装4.SplitApk解析
时序图
什么是SplitAPKSplitAPK是Google为解决65536上限,以及APK安装包越来越大等问题,
饭小粒
·
2024-02-05 21:53
android
Androi
软件产品研发过程 - 三、详细设计
画面上所有功能点及每个功能点对应的业务流程),以程序开发的角度来设计概要设计中每个功能点的代码实现;详细设计的内容包含:1、接口设计-定义第个功能点前后端交互的接口;2、数据库设计-相关数据表结构定义;3、类图-定义代码的结构;4、
时序图
老杜095
·
2024-02-05 18:05
软件工程及管理
软件工程
Apollo配置中心之Server端
三、源码剖析1、配置监听1.1、建立长轮询1.1.1、逻辑描述1.1.2、
时序图
1.1.3、代码位
xdpcxq1029
·
2024-02-05 12:12
java
【工作周志】240122-240128
待解决or待完善1.
AXI
3和AX
茶茶酱和FPGA
·
2024-02-04 22:54
工作记录
AXI
3与
AXI
4区别及互联
AXI
3与
AXI
4区别及互联------------------------------------------版权声明:本文作者:烓围玮未。
元直数字电路验证
·
2024-02-04 22:52
Protocol
AXI3
AXI4
AXI协议
【工作周志】240129-240204
本周学习了
AXI
相关的内容AMBA(AdvancedMicrocontrollerBusArchitecture)
AXI
(AdvancedeXtensibleInterface)ARM公司提出,AMBA3.0
茶茶酱和FPGA
·
2024-02-04 22:51
工作记录
基于Roebi EDA实现I2C通讯之(一)I2C通讯协议理论知识
物理层①多设备②双线制度(SCL;SDA)③存储地址、器件地址④空闲状态是高阻态,保持高电平⑤多主机:仲裁⑥标准速度:100kb/s快速:400kb/s高速:3.4Mb/s二、I2C协议层(一)I2C整体
时序图
悲喜自渡721
·
2024-02-04 07:50
fpga开发
40G/50G 高速网络接口
采用AXIS-Stream接口结构图如下:256位
AXI
4-Stream端口在“Configuration”选项卡下选中“EthernetMAC+PCS/PMAwiththe256-bitAXI4-Stream
ime2224
·
2024-02-03 13:20
fpga开发
微信小程序登录后台接口(java)
今天开始做系统登录,因为要喝网页版应用同样数据库,所以把接口也写到了网页版工程中,后台为java接口,整个
时序图
网上查下很常见,api中也有。
小岛wink
·
2024-02-02 15:15
Vue面试真题1 -- 生命周期函数、组件封装、axios
vue组件封装4-axiosVue面试真题1–生命周期函数、组件封装、axios本文重点跟大家介绍前端面试中经常遇到的一些与Vue相关的第1个重点内容,主要包括vue生命周期函数详解、vue组件封装、
axi
前端小白进阶之旅
·
2024-02-02 07:13
#
vue面试真题
vue学习记录
vue.js
面试
前端
javascript
开发语言
spawn-fcgi与fcgi的运行机制分析
这几天看了spawn-fcgi的源代码,以及libfcgi的源代码,终于明白了c程序fcgi的运行机制,这里画了一个
时序图
。
cleanfield
·
2024-02-01 04:14
网络编程
c++编程
linux系统管理
mysql
测试
c
江科大stm32视频学习笔记——TIM定时中断&定时器外部时钟
目录一、TIM(Timer)定时器简介1.1定时器类型摘要1.1.1基本定时器1.1.2通用定时器1.1.3高级定时器1.2定时中断基本结构1.2.1结构框图1.2.2
时序图
二、定时器定时中断&定时器外部时钟
m0_55127895
·
2024-01-31 21:54
STM学习
单片机
stm32
笔记
[NAND Flash 6.6] NAND FLASH Multi Plane Program(写)操作_multi plane 为何能提高闪存速度
专栏《深入理解NANDFlash》<<<<返回总目录<<<<内容摘要前言MultiPlane简介MultiPlaneProgram
时序图
MultiPlane提速机理MultiPlaneProgram状态检查前言上一篇我们介绍了
元存储
·
2024-01-31 15:35
深入理解NAND
Flash
SSD
NAND
Flash
eMMC
性能优化
存储系统
ZYNQ
axi
uart16550 IP核扩展485接口使用
我的另外一篇博客:ZYNQaxi_uartlitleIP核扩展232或者422ZYNQaxi_uartlitleIP核扩展232或者422_wangjie36的博客-CSDN博客一,AXIUART16550简介用于通用接收/发送异步传bai输信息的串口安装在一个称作“UART”的芯片旁边。PC机早期使用UART的型号是8250和16450,这两种型号都不能满足需要。目前普通的PC机使用的是1655
寒听雪落
·
2024-01-31 14:10
fpga
armv
dma
ZYNQ PL通过EMIO ETHE1外接PHY由GMII转RGMII
ZYNQ使用
AXI
_Ethernet编译系统扩展多网口:详见博客:https://mp.csdn.net/editor/html/104765046一,硬件简介1,3个以太网口,1个在PS,2个在PL;
寒听雪落
·
2024-01-31 14:39
ZYNQ 使用
AXI
_BRAM实现PS与PL 数据交互数据交互
PS与PL连接方式主要是通过
AXI
总线进行的。ZYNQ上的总线协议有
AXI
4,
AXI
4-Lite,
AXI
4-Stream三种总线协议。
寒听雪落
·
2024-01-31 14:39
fpga开发
linux
IntelliJ Idea实用插件推荐
AWSToolkit-AI代码生成CodeGeeX-AI代码生成CodeGlance-代码缩略图camelCase-格式转换GsonFormatPlus-json代码生成SequenceGiagram-生成代码
时序图
苜蓿花乐园
·
2024-01-31 12:37
知识分享
JAVA
intellij-idea
java
ide
TypeScript利用TS封装Axios实战
axios(config:
Axi
专业码农
·
2024-01-31 08:35
idea插件生成用例图、
时序图
、类图、活动图
给大家推荐一个idea生成用例图、
时序图
等的神器————PlantUML最近软件工程要结课了,结课报告要附加用例图、
时序图
、类图、活动图等。类图我首先就想到可以用idea生成,嘿嘿!可惜忘了怎么用。
飞影铠甲
·
2024-01-31 08:34
软件工程
软件工程
idea
单元测试框架JUnit 4.12源码分析
初窥门径之JUnit源码分析中提到源码分析建议按如下步骤进行:1、了解框架架构图2、了解各个package包所包含的功能点3、选择需要关注/感兴趣/待解决问题的功能点入手4、了解数据流和控制流5、绘制类图和
时序图
TTKatrina
·
2024-01-31 06:42
分享
junit
单元测试
AMBA5
AXI
和ACE协议技术规范中文版-第A3章 单接口要求
AMBA5
AXI
和ACE协议技术规范中文版-第A3章单接口要求第A3章接口要求本章描述了单个master和slave之间的基本
AXI
协议事务需求。
Alfred.HOO
·
2024-01-31 02:58
AMBA
事务结构
AMBA5
AMBA5
AXI
和ACE协议技术规范中文版-目录
AMBAAXIandACEProtocolSpecification前言关于这个规范…xiv使用这个规范…xv约定…xix补充阅读…xxi反馈…xxiiPartAAMBAAXIProtocolSpecification第A1章引言A1.1关于
AXI
Alfred.HOO
·
2024-01-31 02:28
AMBA
AXI
软件工程学科的本质
结构化分析:DFD数据流图,结构化设计:模块图,面向对象分析:类图,
时序图
,用例图,
周南音频科技教育学院(AI湖湘学派)
·
2024-01-30 12:50
方法论
音频
算法
【开源】JAVA+Vue.js实现超市商品管理系统
目录一、摘要1.1简介1.2项目录屏二、研究内容2.1数据中心模块2.2超市区域模块2.3超市货架模块2.4商品类型模块2.5商品档案模块三、系统设计3.1用例图3.2
时序图
3.3类图3.4E-R图四、
蜜桃小阿雯
·
2024-01-30 08:13
开源
java
vue.js
开发语言
前端
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他