E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
rtl
【VCS】(6)Code Coverage
代码覆盖率一般考虑以下几个方面:
RTL
代码的每一行都执行了吗?行覆盖率,一般要求为100%。否则可能为冗余,造成面积浪费。状态机的每一
Tranquil_ovo
·
2023-07-27 12:47
#
VCS
VCS
数字逻辑仿真
【VCS】(7)Fast Gate-level Verification
FastGate-levelVerificationVCS中SDF反标(Back-Annotation)Lab门级网表的后仿真DC综合
RTL
级仿真波形后仿真网表级的仿真可以验证综合后得到的门级网表和
RTL
Tranquil_ovo
·
2023-07-27 12:47
#
VCS
VCS
平头哥(T-Head )开源RISCV处理器OpenC906
RTL
仿真
RISCV虽然是一个开放标准,并且网络上也不乏一些开源核的
RTL
实现,但是商用的RISCV内核一般都是闭源的。
papaofdoudou
·
2023-07-26 08:21
人工智能
嵌入式系统
fpga开发
FPGA项目(4)--基于FPGA的电子琴
下面首先给出整个设计的总体
rtl
视图,
嵌入式小李
·
2023-07-26 08:49
FPGA项目
fpga开发
嵌入式硬件
Ubuntu14.04 下安装TP-LINK TL-WN823N无线网卡驱动
无线网卡驱动具体网卡:Tp-LinkTL-WN823N1、查看无线网卡的USBID号终端下输入lsusb:2、根据USBID号查找芯片组驱动在baidu上搜索0bda818b,即可以发现该序列号对应的是Realtek的
RTL
8192CU
小凡197
·
2023-07-25 20:38
opencv
ubuntu
网卡驱动
FPGA实现串口回环
文章目录前言一、串行通信1、分类1、同步串行通信2、异步串行通信2、UART串口通信1、UART通信原理2、串口通信时序图二、系统设计1、系统框图2.
RTL
视图三、源码1、串口发送模块2、接收模块3、串口回环模块
混子王江江
·
2023-07-25 12:44
FPGA
fpga开发
腾达Tanda U6无线网卡(
RTL
8192EU)与Ubuntu 18.04自带驱动不兼容的解决方案
用Ubuntu18.04自带驱动会出现速度缓慢和经常掉线等毛病,只能使用支持
RTL
8192EU的通用驱动来解决。1、下载地址https://g
一只烟酒僧
·
2023-07-24 18:47
使用单片机操作Realtek千兆PHY
RTL
8211FS相关寄存器
使用单片机操作Realtek千兆PHYRTL8211FS相关寄存器如果你正在开发一个以太网应用,并且需要控制Realtek千兆PHY芯片
RTL
8211FS,你需要了解如何通过单片机对其进行设置和读取。
ruoit
·
2023-07-24 10:59
单片机
嵌入式硬件
RTL
8152网卡灯配置详细说明
之前配置完
RTL
8152后发现网卡link灯不亮,仔细阅读
RTL
8152B-VBDatasheet手册6.2节,这里详细的含蓄的介绍了link灯和act灯是如何配置的。
whcz
·
2023-07-23 04:00
linux
驱动移植
linux
使用dc_shell读.v(
rtl
/netlist)看电路图,打开gui
目录1.源文件为
rtl
1.1读取
rtl
或filelist1.2elaborate1.3设置current_design1.4link1.5后续综合流程2.启动dc,并读取netlist3.启动gui查看电路图使用
cy413026
·
2023-07-22 17:17
soc
Tools
芯片后端
芯片
dc_shell的change_names命令,信号[]/_
1.为什么要change_names在
rtl
代码中多bit寄存器A的每一bitA[0],A[1],A[2]这样表示,但是在综合过程中是什么时候换成A_reg_0_,A_reg_1_,A_reg_2_的呢
cy413026
·
2023-07-22 17:17
芯片后端
dc
synthesize
harden block为什么要做flatten
1.hardenblock为什么要做flatten比如在A_sys中instance一个b_subsys为单独harden的子模块后端在做的时候会做1.A_sys(excludeb_subsys)
RTL
cy413026
·
2023-07-22 17:17
芯片后端
RTL
8380MI/
RTL
8382MI管理型交换机系统软件操作指南七:ERPS以太环网保护切换协议
ISW9010G-2GS和IKS9228G-4GC都支持ERPS(EthernetRingProtectionSwitching,以太环网保护切换协议),首先对ERPS进行详细的描述,主要包括以下五大内容:ERPS概述、ERPS技术介绍、ERPS工作原理、全局配置、环网信息1.1ERPS概述ERPS(EthernetRingProtectionSwitching,以太环网保护切换协议)是ITU开发
QQ42142951
·
2023-07-21 23:01
WiFi网络通信模块
ISW9010G-2GS
IKS9228G-4GC
交换机核心模块
RTL8380M模块
RTL8382M
[rk3588]多种wifi模组兼容
硬件部分M.2接口:使用的wifi模组是PCIE接口的
RTL
8852BE和SDIO接口的AP6256软件部分M.2接口介绍M.2接口是一种用于连接各种扩展设备的接口标准。
于山巅相见
·
2023-07-20 17:08
网络
linux
运维
嵌入式Linux下的
RTL
8201F的网络状态灯
Linux下读写PHY寄存器的工具,交叉编译一下就可以使用了。#include#include#include#include#include#include#include#include#include#include#include#definereteck(ret)\if(retreg_num=(uint16_t)strtoul(argv[2],NULL,0);ret=ioctl(sock
bibo.bibo
·
2023-07-20 13:33
linux
网络
arm开发
嵌入式
10_SPI_Flash 连续写实验
10_SPI_Flash连续写实验1.实验目标2.连续写方法3.操作时序4.流程框图4.1顶层模块4.2连续写模块5.波形图6.
RTL
6.1flash_seq_wr_ctrl6.2spi_flash_seq_wr7
@大宁字
·
2023-07-20 13:02
#
Verilog学习强化案例
fpga开发
2022年最新国产单端口1000M Ethernet PHY简介
1、MAE0621A:支持RGMII接口,1000MEthernetPHY,PintoPin替代
RTL
8211FMAE0621A兼容1000Base-tIEEE802.3ab、100Base-txIEEE802.3u
zjg18126125171
·
2023-07-20 04:55
arm开发
瑞芯微 RK356x 基于Android11移植usb接口
rtl
8723du wifi和蓝牙一体化
开发环境平台:瑞芯微RK356x操作系统:Android11WiFi、蓝牙芯片:
RTL
8723DU通讯类型:USB协议
RTL
8723du介绍RealtekRTL8723DU是一个高度集成的单片机802.11b
赟赟、嵌入式
·
2023-07-19 22:43
瑞芯微RK驱动调试
linux
android
驱动开发
Verilog基础之十六、RAM实现
二、工程设计RAM作为常用的单元,器件都是自带对应的IP核,可直接创建例化使用,本文将介绍通过IP核以及
RTL
知识充实人生
·
2023-07-18 19:25
Verilog学习笔记
Vivado
FPGA所知所见所解
fpga开发
RAM
随机存储器
modelsim
按键控制流水灯方向——FPGA
文章目录前言一、按键二、系统设计1、模块框图2、
RTL
视图三、源码四、效果五、总结六、参考资料前言环境:1、Quartus18.02、vscode3、板子型号:EP4CE6F17C8要求:按键1按下,流水灯从右开始向左开始流动
混子王江江
·
2023-07-17 22:41
FPGA
fpga开发
FPGA—简易频率计(附代码)
目录1.内容概要2.理论学习3.实操3.1整体设计3.2频率计算模块3.2.1模块框图3.2.2波形图绘制3.2.3
RTL
代码3.3顶层模块3.4仿真验证3.5上板验证4.总结1.内容概要频率测量在电子设计领域和测量领域经常被使用
咖啡0糖
·
2023-07-17 16:34
FPGA_Xilinx
Spartan6基础入门
fpga开发
FPGA-DFPGL22学习4-仿真平台学习
FPGA开发环境:正点原子ATK-DFPGL22G开发板参考书籍:《ATK-DFPGL22G之FPGA开发指南_V1.1.pdf》个人学习笔记,欢迎讨论一、仿真的步骤需要仿真的位置:功能仿真:设计综合前进行
RTL
子歌的宏定义
·
2023-07-17 10:12
FPGA
fpga开发
学习
流水灯——FPGA
文章目录前言一、流水灯介绍二、系统设计1.模块框图2.
RTL
视图三、源码四、效果五、总结六、参考资料前言环境:1、Quartus18.02、vscode3、板子型号:EP4CE6F17C8要求:每隔0.2s
混子王江江
·
2023-07-17 09:47
FPGA
fpga开发
基于FPGA的一维卷积神经网络算法实现(1D-CNN、BNN的FPGA加速实现)
运算过程包含了卷积层、池化层、批标准化层、全局池化、二值化卷积、全连接层、激活函数层,均采用
RTL
级代码实
AI浪潮下FPGA从业者
·
2023-07-16 09:47
FPGA进阶
BNN
CNN
FPGA神经网络算法
神经网络
触摸按键控制LED灯亮灭
文章目录前言一、触摸按键介绍二、触摸按键电路原理模式一:模式二:三、系统设计1、模块框图2、
RTL
视图四、源码1、touch_led模块五、效果六、总结七、参考资料前言环境:1、Quartus18.12
混子王江江
·
2023-07-16 04:50
FPGA
fpga
呼吸灯——FPGA
1、介绍2、占空比调节示意图二、系统设计1、系统框图2、
RTL
视图三、源码四、效果五、总结六、参考资料前言环境:1、Quartus18.02、vscode3、板子型号:EP4CE6F17C8要求:将四个
混子王江江
·
2023-07-16 04:18
FPGA
fpga开发
iNav开源代码之严重炸机 -- 危险隐患
iNav开源代码之严重炸机--危险隐患1.源由2.回顾2.1远航配置--
RTL
验证2.2本地试飞--机械/结构测试2.3远航试飞3.初步分析4.现象分析5.初步怀疑6.参考资料1.源由航模炸机,无人机炸机在现实生活中并不少见
lida2003
·
2023-07-15 18:03
DIY
Drones
xFlight
iNav
H743
Mark4
静态数码管——FPGA
文章目录前言一、数码管1、数码管简介2、共阴极数码管or共阳极数码管3、共阴极与共阳极的真值表二、系统设计1、模块框图2、
RTL
视图三、源码1、seg_led_static模块2、time_count模块
混子王江江
·
2023-07-15 14:00
FPGA
fpga开发
HLS入门简述
HLS在其中起了重要的转换作用,将高层次的抽象语言转换为寄存器传输级语言(registertransferlevel,
RTL
),这样我们可以将其映射到FPGA的器件中,进行硬件实现,此谓综合。
日拱一卒_未来可期
·
2023-07-15 14:59
FPGA
FPGA
HLS
阿卡西斯 USB4 雷电4 移动硬盘盒做Mac系统盘 体验
硬盘盒(USB4JHL7440
RTL
9210B)无风扇版本(型号TBU405659RMB).发热大所以官方出了带风扇版本,我的是不带风扇的.我是+三星990pro组合.我是把mac系统直接安装到硬盘盒的硬盘里面里面这是刚买时候的速度这是当系统重度使用
Thomas2143
·
2023-07-15 07:35
总结
macos
【以太网通信】PHY 芯片回环测试
目录1常见PHY的回环功能1.1KSZ90311.2
RTL
82111.3B50610/B506122PHY回环测试1常见PHY的回环功能1.1KSZ9031KSZ9031芯片支持以下两种回环模式:Local
洋洋Young
·
2023-07-15 02:26
FPGA
以太网通信
fpga开发
网络
08_SPI-Flash 扇区擦除实验
08_SPI-Flash扇区擦除实验1.实验目标2.操作时序2.1扇区擦除操作指令2.2完整扇区擦除操作时序3.程序框图3.1顶层框图3.2扇区擦除模块4.波形图5.
RTL
5.1flash_se_ctrl5.2spi_flash_se6
@大宁字
·
2023-07-14 23:52
#
Verilog学习强化案例
fpga开发
FPGA原理和结构
设计流程和工具设计流程
RTL
级描述电路,逻辑综合,技术映射,布局布线,生成配置数据。
小天才dhsb
·
2023-07-14 12:13
FPGA原理和结构——天野英晴
fpga开发
嵌入式硬件
硬件工程
硬件架构
11_SPI_Flash 读数据实验
11_SPI_Flash读数据实验1.实验目标2.操作时序2.1数据读操作指令2.2数据读操作时序3.流程框图3.1顶层模块3.2数据读模块4.波形图绘制5.
RTL
5.1flash_read_ctrl5.2spi_flash_read6
@大宁字
·
2023-07-14 12:35
#
Verilog学习强化案例
fpga开发
09_SPI-Flash 页写实验
09_SPI-Flash页写实验1.实验目标2.操作时序3.模块框图3.1顶层模块3.2页写模块4.波形图5.
RTL
5.1flash_pp_ctrl5.2spi_flash_pp6.Testbench6.1tb_flash_pp_ctrl6.2tb_spi_flash_pp1
@大宁字
·
2023-07-14 12:05
#
Verilog学习强化案例
fpga开发
07_flash全擦除实验
时的SPI通讯模式2.实验目标3.SPI-Flash芯片3.1硬件资源3.2板载Flash原理图3.3操作时序3.3.1全擦除时序3.3.2写使能时序3.3.3串行输入时序图4.模块框图5.波形图6.
RTL
6.1fl
@大宁字
·
2023-07-14 12:04
#
Verilog学习强化案例
fpga开发
Swift | 实现一种简单的垂直文本渲染
源码https://github.com/BackWorld/VerticalLabel前言一般来说,UIKit自带的UILabel只支持水平方向的文本展示(可以
RTL
),但无法实现垂直方向文本的显示,
清無
·
2023-07-10 15:20
RTL
88X2BU网卡驱动失效,重新安装
rtl
88x2bu-5.6.1.6安装,升级ubuntu网卡驱动失效报错:进入:目录/var/lib/dkms/
rtl
88删除掉之前安装的重新执行安装的步骤如下报错:errorbadreturnstatusformodulebuildonkernelonkernel
kekeyy123
·
2023-06-24 07:57
linux系统
ubuntu
linux
运维
04FPGA组合逻辑—多路选择器(二选一)
目录1.理论2.实操2.1硬件资源2.2程序设计2.2.1模块框图2.2.2波形图绘制2.2.3
rtl
代码2.2.4验证3.总结1.理论多路选择器又称数据选择器、多路开关。
咖啡0糖
·
2023-06-23 21:14
FPGA_Xilinx
Spartan6基础入门
fpga开发
硬件工程
【ProNoC】Chap.1 ProNoC生成2x2的mesh型的4核片上网络系统;实现NoC的
RTL
设计
【ProNoC】Chap.1ProNoC生成2x2的mesh型的4核片上网络系统;实现NoC的
RTL
设计0.NoC多核片上网络生成器ProNoCProNoC的功能实现1.生成一个叫做Mor1kxSoC的单个
Jie_MSD
·
2023-06-23 04:21
NoC
fpga开发
嵌入式硬件
verilog
soc
noc
android 适配语言
layout-ldrtl文件夹与layout同级2将layout的布局文件都复制到layout-ldrtl3.在layout-ldrtl的布局中打开每一个布局文件添加android:layoutDirection="
rtl
安小牛
·
2023-06-22 18:55
android
2.tessent命令学习笔记
不能使用write_design命令覆盖使用read_verilog命令读入的包含
RTL
模块的文件。如果使用read_flat_model命令读取flat模型,则禁用write_design。
窗外的布谷鸟
·
2023-06-22 13:19
笔记
学习
fpga开发
异步fifo实现
/
rtl
/defines.v"//mike0201//`defineFFD1modulefifo_async#(parameterDATWIDTH=18,parameterFIFODEEP=8,parameterADRWIDTH
映冬
·
2023-06-22 08:20
lcd
lvds
【HISI IC萌新虚拟项目】ppu模块的编译环境搭建与
RTL
编译
关于整个虚拟项目,请参考:【HISIIC萌新虚拟项目】PackageProcessUnit项目全流程目录_尼德兰的喵的博客-CSDN博客前言虚拟机为芯王国公众号提供的虚拟机,虚拟机内置vcs工具,大家可以关注后自行获取。关于编译环境的搭建,一些储备知识请参考之前的文章。首先,需要了解Makefile的一些基本语法:【芯片前端】以vcs编译环境为例做一个适用于芯片前端的极简版Makefile实操教程
尼德兰的喵
·
2023-06-22 07:20
尼德兰的喵全内容专栏
ICer萌新入职虚拟项目
verilog
芯片
systemverilog
UVM
fpga开发
【HISI IC萌新虚拟项目】ppu模块基于spyglass的lint清理环境搭建与lint清理
关于整个虚拟项目,请参考:【HISIIC萌新虚拟项目】PackageProcessUnit项目全流程目录_尼德兰的喵的博客-CSDN博客前言
RTL
代码在交付给验证同时进行功能验证时,可以同步进行lint
尼德兰的喵
·
2023-06-22 07:48
ICer萌新入职虚拟项目
尼德兰的喵全内容专栏
verilog
芯片
uvm
verification
IC
dc综合与pt静态时序分析(中文)_Design Compiler Lab自制中文视频分享(B站)
源自:微信公众号“数字芯片实验室”DesignCompiler是业界主流的逻辑综合工具,用来将可综合的
RTL
代码(VHDL、Verilog、Systemverilog)综合成和特定工艺库相关的门级网表,
weixin_39966644
·
2023-06-22 03:28
Lazarus解决sparta_dockedformeditor与chmHelpPkg冲突
\components\sparta\toolsapi\sparta_toolsapi.lpk.二、搜索三、把sparta_Generics替换为
rtl
-generics
海阳宜家电脑
·
2023-06-21 13:48
Lazarus
IOS系统踩坑2
安卓有效解决方法:2.ios中select标签设置text-align:right;text-align-last:right无效,安卓有效解决方法:12个月24个月36个月select:{direction:
rtl
阳光小美女king
·
2023-06-21 11:12
SPI controller
RTL
代码 APB 总线配置寄存器 带文档
SPIcontrollerRTL代码APB总线配置寄存器带文档5899621281103061Run2536
「已注销」
·
2023-06-19 19:06
单片机
stm32
fpga开发
HDL抽象等级 仿真模型 网表 delay speicfy与sdf
•
RTL
级模型:主要用于集成电路的设计(ASIC,SOC或FPGA等),重点在于电路实现,在于如
cy413026
·
2023-06-19 15:13
gate-level和rtl
上一页
7
8
9
10
11
12
13
14
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他