E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
rtl
浅谈 PHY 芯片 UTP 接口直连(不使用变压器)的设计
浅谈PHY芯片UTP接口直连(不使用变压器)的设计1.背景:一个项目,需要把IP101GR模块的UTP接口和交换机芯片(
RTL
8305NB)的UTP接口连在一起,设计的时候没有考虑太多,结果调试的时候就遇到不通的问题
大富大贵7
·
2022-12-26 13:13
单片机
stm32
驱动开发
配置开发板连无线网
我的另一篇博文中介绍了tq2440怎么驱动
rtl
8192cu芯片的无线网卡,地址:http://blog.csdn.net/laotie1015/article/details/8528899这篇我将介绍怎么配置开发板连上无线网
老铁留言
·
2022-12-23 23:49
embed
linux
Linux
LINUX
TQ2440
tq2440
wifi
WIFI
Wifi
deglitch 技术_面向前端设计的DFT基础介绍(一)——MBIST存储器内建自测试-阿里云开发者社区...
DFT的IP如何与我的
RTL
设计配合?后端设计者则需要理解:DFT的IP对面积和时序有怎样的影响?DFTmode的时钟树如何
无心无失
·
2022-12-23 04:05
deglitch
技术
玩转NVIDIA Jetson AGX Xavier(4)--- Xavier 无线上网&安装
rtl
8812au驱动
2019.5.24update安装
rtl
8812au驱动sudoapt-getinstallrtl8812au-dkmsgitclonehttps://github.com/abperiasamy/
rtl
8812AU
Gaosiy
·
2022-12-22 16:07
玩转NVIDIA
Jetson
AI
GPU计算平台
NVIDIA
Xavier
jetson
WiFi
无线上网
简易RISC软核CPU设计
软核(SoftIPCore):软核在EDA设计领域指的是综合之前的寄存器传输级(
RTL
)模型;通常遍是指以HDL代码(Verilog,VHDL…)为形式的可综合源代码;固核(FirmIPCore):固核在
暖暖的时间回忆
·
2022-12-21 11:09
FPGA
ZYNQ之FPGA学习----SPI协议驱动模块仿真实验
SPI通信协议基础知识学习:硬件设计基础----通信协议SPI2实验任务设计SPI驱动模块,并进行仿真验证,观察仿真波形3实验设计3.1创建工程新建工程,操作如图所示:输入工程名和路径,如图:选择创建
RTL
鲁棒最小二乘支持向量机
·
2022-12-20 09:46
一起学ZYNQ
笔记
fpga开发
SPI通信
Vivado
ZYNQ
经验分享
大疆 L1 任务文件格式说明(CLC/CLI/CMI/IMU/LDR/MNF/RTB/RTK/
RTL
/RTS/JPG/MOV)
大疆L1任务文件格式说明(CLC/CLI/CMI/IMU/LDR/MNF/RTB/RTK/
RTL
/RTS/JPG/MOV)大疆L1官网简介CLCCLICMIIMULDRMNFRTBRTKRTLRTSJPGMOV
Vigo*GIS
·
2022-12-18 01:08
无人机航测
gis
大数据
【ZYNQ】从入门到秃头09 DDS IP 数字波形合成(基于ALINX 7020 && AN108)
电路模数转换(AD)电路ADDA模块硬件电路ADDA模块引脚定义ZYNQ7020接口电路ADDA程序设计例化ROM生成COE例化ROM例化ILA代码顶层模块DA数据发送模块的代码AD数据接收模块的代码IO约束
RTL
“逛丢一只鞋”
·
2022-12-17 11:49
ZYNQ
dds
zynq
adda
rtl
8221b+mcu,2.5g光纤收发器的开发备份
1、
rtl
8221b是一款2.5g的光电转换的phy系统的构建如下为了省成本,不用mac来对接其中的gmii接口直接接光模块2、mdio和mdc由mcu的gpio来模拟,在csdn上有很多的文章来参考mdio
buildroot
·
2022-12-14 16:58
realtek
phy
单片机
嵌入式硬件
瑞芯微迅为iTOP-3399开发板资料更新最新版本为1.3版本
迅为3399开发板:1.Android底层驱动移植篇新增基于
RTL
8822CS模块Android7移植WiFi2.Android底层驱动移植篇新增基于
RTL
8822CS模块Android7移植蓝牙<<<
mucheni
·
2022-12-14 15:27
3399
3399
瑞芯微
3399开发板
Vivado FPGA基础设计操作流程(1)
提示:适合小小白的入门操作流程文章目录一、新建工程(.xpr)二、新建Verilog文件(.v)三、
RTL
描述和分析过程(RTLAnalysis)四、添加TB文件,做功能仿真伍、设计综合(Synthesis
weixin_42454243
·
2022-12-13 10:49
FPGA_小梅哥
fpga开发
使用 Jest 和 React 测试库 (
RTL
) 测试 React
使用Jest和React测试库(
RTL
)测试React学习使用Jest和React测试库测试您的应用程序的最佳实践!
IT教程精选
·
2022-12-12 23:18
react.js
javascript
前端
EDA实验:数字频率计(FREQ)设计(VHDL)
2.1CLKGEN的VHDL源程序及分析2.2REG32B的VHDL源程序及分析2.3TESTCTL的VHDL源程序及分析2.4FREQ的VHDL源程序及分析三:硬件实验现象四:对实验步骤详细分析4.1
RTL
电子张sir
·
2022-12-12 15:27
VHDL
开发语言
使用握手信号实现跨时钟域数据传输(verilog)
最近汇总了2021年oppo哲库招聘手撕代码题目,本文章一共含有以下几个题目:一,使用握手信号实现跨时钟域数据传输(verilog)二,自动售卖机(verilog)三,序列发生器(verilog)四,根据
RTL
松花江路2600号
·
2022-12-08 16:13
verilog
fpga开发
Verilog学习笔记——for与generate for
建议在
RTL
代码中尽量不要使用for,因为其综合出来的电路面积很大,且非常浪费资源(资源复用性很差)。当然for在testbench中就可随意使用了。
守夜人猴儿精
·
2022-12-08 15:40
verilog
verilog
for语句
generate
for
verilog case语句_Verilog中generate的使用
微信公众号更新更多更快~https://mp.weixin.qq.com/s/QDUCofxdDAMT8SJvJgaXMAmp.weixin.qq.comVerilog中的generate语句常用于编写可配置的、可综合的
RTL
weixin_39823200
·
2022-12-08 15:10
verilog
case语句
Ubuntu18.04安装显卡驱动踩坑记录
安装显卡驱动踩坑记录1.secureboot是setup那里关闭,不是简单的disable就好2.安装驱动时留意看报错3.nvidia-drivers-470不支持gcc-7,得用gcc-84.安驱动时提醒缺少
rtl
mzy8329
·
2022-12-08 14:37
ubuntu
linux
git
HLS:has an unsynthesizable type (possible cause(s): pointer to pointer or global pointer).
realize(floatt,floata);其中t-->targetvalue,a-->actualvalue;该函数变量为指针形式,且为被多次访问的指针;因此查阅ug902文档解释:1此代码产生的
RTL
小菜鸡变形记
·
2022-12-08 10:56
Vivado
HLS
c++
hls
虹科分享 | 如何测试与验证复杂的FPGA设计(1)——面向实体或块的仿真
这里参照的模型主要用于对系统功能进行验证以及和
RTL
模型的对照验证,该模型主要用VerilogHDL等语言来构造。测试平台的建立与子模块设计并行,搭建验证环境和开发测试用例,并针对IP核的行为级模型
虹科智能自动化
·
2022-12-08 10:03
fpga开发
FPGA验证与测试
虹科分享 | 测试与验证复杂的FPGA设计(2)——如何在IP核中执行面向全局的仿真
仿真和验证是开发任何高质量的基于FPGA的
RTL
编码过程的基础。
虹科智能自动化
·
2022-12-08 10:03
fpga开发
tcp/ip
网络协议
IP核验证
虹科分享 | 如何测试与验证复杂的FPGA设计(3)——硬件测试
仿真和验证是开发任何高质量的基于FPGA的
RTL
编码过程的基础。
虹科智能自动化
·
2022-12-08 10:03
fpga开发
IP核
ZYNQ之FPGA学习----UART串口实验
串口接收数据并将接收到的数据发送给上位机,完成串口数据环回,管脚分配如下:图片来自《领航者ZYNQ之FPGA开发指南》3实验设计3.1创建工程新建工程,操作如图所示:输入工程名字和工程路径,如图:选择创建
RTL
鲁棒最小二乘支持向量机
·
2022-12-07 15:00
笔记
一起学ZYNQ
fpga开发
ZYNQ
经验分享
UART串口
Vivado仿真
笔记:利用MATLAB进行FPGA设计
HDLCoder™可从MATLAB®函数,Simulink®模型和Stateflow®图表生成可综合的VHDL®或Verilog®
RTL
,
玲娜贝儿super
·
2022-12-06 07:13
笔记
fpga开发
matlab
开发语言
[读书笔记] 用 Verilog 设计 FPGA 样机实例解析 -4.8.2019
PingD.Chu[译]李艳志孟伟刘军机械工业出版社中文版ISBN:9787111536444分类:可编程逻辑器件-系统设计配套网站:https://academic.csuohio.edu/chu_p/
rtl
Zenor_one
·
2022-12-06 07:11
[读书笔记]
FPGA
Notes
ZYNQ之FPGA学习----IIC协议驱动模块仿真实验
IIC通信协议基础知识学习:硬件设计基础----通信协议IIC2实验任务设计IIC驱动模块,并进行仿真验证,观察仿真波形3实验设计3.1创建工程新建工程,操作如图所示:输入工程名和路径,如图:选择创建
RTL
鲁棒最小二乘支持向量机
·
2022-12-05 18:16
一起学ZYNQ
笔记
fpga开发
ZYNQ
IIC协议
Vivado
经验分享
基于FPGA开发板使用Verilog设计PWM呼吸灯实验
基于FPGA开发板使用Verilog设计PWM呼吸灯实验1,实验原理2,实验模块设计2.1
RTL
设计,呼吸灯模块设计2.2,测试数据,下载到FPGA开发板板级的数据2.3,两个模块综合的netlist3
向兴
·
2022-12-05 18:43
Xilinx
fpga开发
VerilogIC前端开发
【FPGA自学总结】Testbench测试代码推荐编写规范
博主在刚开始入门FPGA时把写
RTL
代码当成重点,不愿写Testbench,仅仅使用QuartusII自带的仿真产生几个激励,然后观察一下最后输出的波形就完事了。
zhaogoudan
·
2022-12-04 03:04
FPGA知识点
FPGA自学总结
fpga
fpga/cpld
ZedBoard的第一个工程Helloworld
我的开发环境:windows732位XilinxPlanAhead14.6一、配置硬件信息启动PlanAhead,进入新建工程向导选择工程名和路径工程类型,这里选择
RTL
工程由于只需要PS部分信息,而这部分在后面由
huarzail
·
2022-12-02 00:24
RTL
8367学习笔记1——基础知识
RTL
8367学习笔记1——基础知识写在前面1
RTL
8367的应用举例1.15-port1000Base-T交换机结构1.25-port双向MII/RGMII的1000Base-T路由器结构2基础名词2.11000Base-T2.2MII2.3MAC2.4PHY2.5MAC
锂盐块呀
·
2022-11-29 15:58
RTL8367学习记录
嵌入式硬件
RTL
8367学习笔记2——网络配置操作扫盲
RTL
8367学习笔记2——网络配置操作扫盲序1公用网络配置为专用网络2专用网络复原为公用网络写给自己序承认自己的无知是求知的第一步。以下是本篇文章正文内容,win10系统下完成公网和专网切换。
锂盐块呀
·
2022-11-29 15:58
RTL8367学习记录
网络
Xilinx Vitis学习-ug1393
博客园xilinx:xilinx推出了针对ACAP自适应加速卡的设计流程机器学习和数据科学-VersalACAP设计流程还有开发环境Vitis,以前我们熟悉的是Vivado开发环境,他们两者的区别是:就
RTL
元气少女缘结神
·
2022-11-29 09:53
FPGA
fpga开发
Ubuntu 20.04.5安装无线网卡
RTL
8821CE驱动
在网站PCIdevices查询无线设备型号:Wifi设备型号:
RTL
8821CE查询linux内核版本uname-sr安装驱动更新apt源sudoaptup
晨之清风
·
2022-11-27 11:41
Linux
ubuntu
linux
驱动
手把手教你在FPGA上移植NVDLA+Tengine并且跑通任意神经网络(1)
上移植NVDLA+Tengine并且跑通任意神经网络(1)一.简介1.1什么是NVDLA1.2什么是Tengine1.3模型部署过程简介1.4项目目标二.NVDLA硬件移植以及验证2.1硬件平台选择2.2
RTL
仝佳轩666
·
2022-11-27 07:52
nvdla
fpga开发
网络
基于
RTL
—SDR及Simulink的FM收音机仿真
在有了一些
rtl
-sdr基础,并学习了一些通信系统建模与仿真原理后,便利用
rtl
-sdr模块在Simulink上进行FM收音机仿真。
D_handsome
·
2022-11-27 03:18
RTL-SDR
matlab
音频
采样频率在频谱分析中的理解
学习
rtl
-sdr时碰到了FIR滤波器,提到归一化截止频率的公式:便有了滤波与采样频率何干?查阅相关资料后,发现自己将信号处理过程的各个过程脱节了。
D_handsome
·
2022-11-27 03:48
RTL-SDR
matlab
自然语言处理
数字后端基本认识
1、数字后端的目的数字前端设计:在集成电路设计中,从Verilog/VHDL代码(
RTL
级)编写验证再通过综合(synthesis)转换成门级网表(gatenetlist)的过程。
桐桐花
·
2022-11-26 07:41
数字后端
Linux Ubuntu20.04安装
RTL
8156网卡驱动开启巨型帧
而我的老笔记本电脑只支持百兆以太网,所以买了一个支持巨型帧的USB3.0转RJ45,其内部网卡为
RTL
8156BG,费劲周折,终于成功安装驱动并使用巨型帧传输工业相机图像。
可见一班
·
2022-11-25 21:20
相机
linux
运维
服务器
安装ubuntu20.04 遇到的问题,及cuda、cudnn、tensorrt安装提示
网卡RealtekSemiconductorCo.,Ltd.
RTL
81252.5GbEController驱动异常貌似是这款网卡和20.04的bug,网上搜索让替换驱动,但是驱动下了,跑去Ubuntu安装发现
Tombon
·
2022-11-21 13:31
ubuntu
部署
ubuntu
linux
HackRF One—GSM嗅探
安装gr-gsm并进行嗅探1首先确保已经安装依赖环境,使用下面代码检查gnuradio,
rtl
-sdr,gr-osmosdr和libosmocore是否安装完好。
失落的熊熊
·
2022-11-21 05:45
HackRF
One
python
linux
HackRF One—LTE基站扫描
其中JamesEvrytania的程序仅支持
RTL
2832和FDD解码,不支持HackRFOne以及国内中国移动使用的TDD。
失落的熊熊
·
2022-11-21 05:45
HackRF
One
linux
python
**Ubantu18.04安装网卡驱动 Device c822**
在GitHub上有大佬提供了
RTL
8822CE驱动的linux版,在此给出github链接,大家有需请自行前往下载:https://gith
过路张
·
2022-11-21 01:22
Device
c822
ubantu18.04
网卡驱动
linux
FT2004(D2000)开发实战之
RTL
8821CU WIFI驱动移植
一
RTL
8821CU模块
RTL
8821CU模块支持以下功能:支持IEEE802.11b/g/n/ac支持SoftAP模式支持Mesh功能支持WakeonWLAN功能二
RTL
8821CUWIFI驱动移植2.1
RTL
8821CU
前行的阿木
·
2022-11-20 22:03
linux
边缘计算
驱动开发
FT2004(D2000)开发实战之
RTL
8821CU电路原理以及WIFI不识别调试
一
RTL
8821CU电路原理下图1-1所示为
RTL
8821CU电路原理图1-1该电路非常简单,其中:1CHIP_EN(PIN18)、HST_WAKE_WL(PIN19)、HOST_WAKE_BT(PIN10
前行的阿木
·
2022-11-20 22:03
linux
嵌入式硬件
驱动开发
DeepBurning: automatic generation of FPGA-based learning accelerators for the neural network family
automaticgenerationofFPGA-basedlearningacceleratorsfortheneuralnetworkfamilyProceedingsofthe53rdAnnualDesignAutomationConferencecontribution:根据Caffe脚本生成
RTL
xiongyuqing
·
2022-11-20 21:20
FPGA
fpga开发
caffe
人工智能
FPGA中值滤波实现并Modelsim仿真,与MATLAB中值滤波进行对比
文章目录一、中值滤波算法二、FPGA实现中值滤波2.13*3窗口的生成2.2排序模块2.3中值滤波模块2.4整体
RTL
图三、modeslim仿真四、matlab中值滤波五、效果对比一、中值滤波算法1、中值滤波算法作用可以去除孤点噪声
Fighting_XH
·
2022-11-19 14:43
FPGA图像处理及仿真测试
fpga开发
matlab
开发语言
诚聘技术英才
高级芯片设计工程师岗位描述:1.与设计团队一起参与AI并行处理器系统的设计及开发;2.根据高标准功耗、面积、性能要求下的架构定义和设计规范进行模块的
RTL
设计;3.紧密与架构、验证、后端、软件等多个团队协同工作已解决设计问题
逸小宁
·
2022-11-19 10:49
招聘
c++
python
深度学习
linux
Ubuntu18.04安装TPlink WDN5200 usb无线网卡驱动
按下面的操作一步一步完成https://github.com/maxhw/
rtl
8821CU时间关系没有写详细注解,有疑问可以评论留言
支棱起来哇
·
2022-11-19 02:23
ubuntu
VCS学习笔记
完成
RTL
代码设计之后,需要进行仿真,IC设计中,最常见的工具是VCS(本人使用VCS2014)。
weixin_30655569
·
2022-11-12 05:28
IC学习笔记20——VCS的使用(二)VCS仿真基础知识
支持行为级描述、
RTL
(寄存器传输级)和Gate-level(门级:是
RTL
经过综合后得到的,与具体工艺库相关)。
海纳百川13
·
2022-11-12 04:17
IC学习
学习
VCS工具学习笔记(6)
前几篇文章:VCS工具学习笔记(1)VCS工具学习笔记(2)VCS工具学习笔记(3)VCS工具学习笔记(4)VCS工具学习笔记(5)本文主要是关于设计仿真代码质量的提高以及快速
RTL
级验证。
在路上,正出发
·
2022-11-12 04:54
Synosys
Tool
linux
ubuntu
VCS
IC设计
vcs
上一页
11
12
13
14
15
16
17
18
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他