E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
verilog分频
「
Verilog
学习笔记」占空比50%的奇数
分频
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网根据题意7
分频
，实际上是第一次电平变化经历了4个上升沿+3个下降沿，第二次电平变化是4个下降沿+3个上升沿，所以用两个计数器就行了
KS〔学IC版〕
·
2023-12-05 09:44
Verilog学习笔记
学习
笔记
Verilog
【STM32】TIM定时器基本定时功能
1TIM简介TIM（Timer）定时器；定时器可以对输入的时钟进行计数，并在计数值达到设定值时触发中断（定时触发中断）；16位计数器、预
分频
器、自动重装寄存器的时基单元，在72MHz计数时钟下可以实现最大
StudyWinter
·
2023-12-05 01:48
STM32
stm32
嵌入式硬件
单片机
定时器
定时中断
TIM
[
Verilog
语法]：===和!==运算符使用注意事项
[
Verilog
语法]：===和!==运算符使用注意事项1，===和!==运算符使用注意事项2，3，1，===和!==运算符使用注意事项参考文献：1，[System
Verilog
语法拾遗]===和!
向兴
·
2023-12-04 20:31
Verilog语法
练习十一：简单卷积器的设计
，卷积器的设计，RTL：con1.v4，前仿真和后仿真，测试信号：test_con1.v5，A/D转换器的
Verilog
HDL模型所需要的技术参数，RTL代码adc.v5.1问题：这个文件没找到，待解决中
向兴
·
2023-12-04 20:59
Verilog数字系统设计教程
fpga开发
芯片设计
Vivado & Modelsim联合进行UVM仿真指南
在下方的Compilation栏中，点击
Verilog
options右侧的…按钮，添加D:/Program_F
一只迷茫的小狗
·
2023-12-04 16:44
vivado
uvm
FPGA
fpga开发
Vivado
uvm
MSP432---Timer_A定时器详解
msp432数据手册slau356h.pdf,P782目录1.时钟源选择和
分频
器2.定时器A工作（计数）模式2.1停止模式2.2增计数模式2.3连续计数模式2.4增减计数模式3.捕获/比较模块3.1捕获模式
youyiketing
·
2023-12-04 15:21
MSP432-RSLK小车
单片机
嵌入式硬件
加法器的实现
verilog
实现加法器，从底层的门级电路级到行为级，本文对其做出了相应的阐述。1、一位半加器所谓半加器就是有两个输入，两个输出，不考虑进位。
li_li_li_1202
·
2023-12-04 14:00
计算机基础（1）——
Verilog
语法入门
为了能够跟上课程进度，提前了解一些
Verilog
语法是很有必要的。
苍山有雪，剑有霜
·
2023-12-04 10:24
学习笔记
Verilog
计算机基础
fpga开发
hdlbits系列
verilog
解答（真值表）-50
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述本节我们学习用真值表来描述组合逻辑的行为，通过真值表我们将组合逻辑的每一种输入和输出对应值都罗列出来。
zuoph
·
2023-12-04 02:25
verilog语言
fpga开发
数字逻辑电路基础-组合逻辑电路之加法器
文章目录一、加法器二、
verilog
源码三、综合及仿真结果一、加法器本文介绍数字逻辑电路中常用的基础组合逻辑电路加法器。它是处理器内部ALU算术逻辑单元的基础构件。
zuoph
·
2023-12-04 02:25
数字电路
fpga开发
数字逻辑电路基础-组合逻辑电路之4位加减法器
文章目录一、4位加减法器二、
verilog
源码三、综合及仿真结果一、4位加减法器本文在上一篇加法器的基础上，更进一步介绍如何实现4位加减法器。在计算机中如何表示负数呢？
zuoph
·
2023-12-04 02:18
数字电路
fpga开发
BIT2022年春软件需求工程和UML建模 - 智慧校园数据管理系统 - Week_1
校园事务管理系统：校园师生各种日常事务的处理十
分频
繁，利
Sega Lee
·
2023-12-04 02:43
软件工程
国防科技大学孙志刚：时间敏感网络数据平面关键技术
其团队自2019年开始研究TSN网络，基于开源的OpenTSN平台推出了枫林一号开源TSN芯片和一系列的产品，其芯片的
Verilog
代码是公开的。该开源平台也得到了主机厂、科研机构的合作和推广。
Mike吕
·
2023-12-04 00:24
汽车以太网
汽车
网络
STM32 CAN通信
CAN通信两线制：CANH：CANL：配置方式配置通信速率首先根据CAN外设总线时钟配置
分频
系数CAN_Prescaler，再根据CAN_BS1_4tq和CAN_BS2_4tq来计算出CAN总线的数据传输速率
Paper_Love
·
2023-12-03 16:22
M核单片机
stm32
「
Verilog
学习笔记」自动贩售机2
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网自动贩售机中可能存在的几种金额：0，0.5，1，1.5，2，2.5，3。
KS〔学IC版〕
·
2023-12-03 12:21
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」状态机-重叠序列检测
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网读入数据移位寄存，寄存后的数据与序列数做对比，相等则flag为1，不等则为0`timescale1ns/1nsmodulesequence_test2
KS〔学IC版〕
·
2023-12-03 12:51
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」自动贩售机1
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网自动贩售机中可能存在的几种金额：0，0.5，1，1.5，2，2.5，3。
KS〔学IC版〕
·
2023-12-03 12:19
Verilog学习笔记
学习
笔记
Verilog
计算机组成与设计实训-用
Verilog
HDL 玩转计算机硬件系统设计（头歌实践教育平台） 学习过程记录
Verilog
（知识&实验）Author:PeterHan计算机组成与设计实训-用
Verilog
HDL玩转计算机硬件系统设计(educoder.net)//
Verilog
HDL模块的模板（仅考虑用于逻辑综合的程序
Peter1146717850
·
2023-12-03 12:01
学习
STM32F407-14.3.7-01PWM输入模式
其实现步骤与输入捕获模式基本相同，仅存在以下不同之处：例如，可通过以下步骤对应用于TI1①的PWM的周期（位于TIMx_CCR1⑨寄存器中）和占空比（位于TIMx_CCR2⑮寄存器中）进行测量（取决于CK_INT①频率和预
分频
器的值
weixin_43420126
·
2023-12-03 09:12
STM32学习手记14-定时器
stm32
嵌入式硬件
单片机
FPGA学习之
Verilog
语言入门指导（嵌入式）
FPGA学习之
Verilog
语言入门指导（嵌入式）
Verilog
是一种硬件描述语言（HDL），广泛用于FPGA（可编程逻辑器件）的设计和开发。
技术无限探索
·
2023-12-02 22:57
fpga开发
学习
嵌入式
FPGA系列：1、FPGA/
verilog
源代码保护：基于Quartus13.1平台保护
verilog
源码发给第三方但不泄露源码
catlog需求具体步骤工程描述去掉相关调试文件切换顶层模块并导出相应模块为网表文件切换回原顶层模块并添加相应保护模块的qxp文件再次编译工程注意事项parameter参数参考：需求有时需要将源码交付给第三方，但是源码中部分模块涉及到的核心代码无法暴漏给第三方。因此，我们需要一种能够让第三方拿到源码对部分参数进行修改、但同时又无法触及到核心代码的代码保护方法。本文结合部分资料，给出了如何将quar
天城寺电子
·
2023-12-02 18:08
FPGA
fpga开发
微机原理——定时器学习2应用与设计
目录简要说明用户扩展的定时计数器应用举例18254作测量脉冲宽度28254作定时38254作
分频
48254同时用作计数与定时硬件设计编辑软件设计微机系统中定时计数器应用举例5计时器设计硬件设计软件设计6
泡菜鱼111
·
2023-12-02 17:43
单片机
学习
单片机
嵌入式硬件
STM32配置TIM定时器计数
CubeMX03配置Keil04结果展示三、库函数实现定时器计数四、总结源代码参考资料一、定时器Timer介绍01TIM简介定时器可以对输入的时钟进行计数，并在计数值达到设定值时触发中断16位计数器、预
分频
器
xxbiubiu
·
2023-12-02 11:12
stm32
单片机
arm
STM32 定时器TIM
单片机学习目录文章目录前言一、TIM简介二、STM32的三种定时器2.1基本定时器2.1.1定时中断功能1.时钟源2.预
分频
器3.计数器4.自动重装寄存器5.更新中断和更新事件2.1.2主模式触发DAC
Echo_cy_
·
2023-12-02 11:34
STM32
stm32
嵌入式硬件
单片机
「
Verilog
学习笔记」时钟
分频
（偶数）
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduleeven_div(inputwirerst,inputwireclk_in
KS〔学IC版〕
·
2023-12-02 09:23
Verilog学习笔记
学习
笔记
fpga开发
Verilog
FPGA纯
verilog
实现 LZMA 数据压缩，提供工程源码和技术支持
FPGA纯
verilog
实现LZMA数据压缩，提供工程源码和技术支持目录1、前言2、我这儿已有的FPGA压缩算法方案3、FPGALZMA数据压缩功能和性能4、FPGALZMA数据压缩设计方案输入输出接口描述数据处理流程
hexiaoyan827
·
2023-12-02 09:21
fpga开发
高速信号处理
LZMA
数据压缩
FPGA压缩算法方案
加速计算
北邮22级信通院数电：
Verilog
-FPGA（12）第十二周实验（2）彩虹呼吸灯
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分二.管脚分配三.实验效果一.代码部分rainbow_breathing_light.vmodulepwm(input[7:0]duty,inputclk,outputregout);reg[7:
青山入墨雨如画
·
2023-12-02 09:51
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电：
Verilog
-FPGA（12）第十二周实验（1）设计一个汽车尾灯自动控制系统
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.题目要求二.代码部分2.1car_system.v2.2divide.v三.管脚分配四.实现效果一.题目要求设计一个汽车尾灯自动控制系统，要求根据汽车行驶状态自动控制汽车尾灯：直行：尾灯不亮；右转：右侧
青山入墨雨如画
·
2023-12-02 09:49
北邮22级信通院数电实验
fpga开发
82401/06系列太赫兹倍频源模块
82401/06系列太赫兹倍频源模块
分频
段实现50GHz～500GHz信号82401/06系列倍频源模块是在12413/12412和82401基础上推出的新一代信号发生器扩频产品，相对于上代产品在输出功率
XLTYQYB
·
2023-12-02 08:31
网络
modelsim-SE仿真error问题
3.如果是Error(10054):
Verilog
HDLFileI/Oerroratsdram_ctrl_tb.v(6):can'tope
会飞的珠珠侠
·
2023-12-02 07:19
FPGA
fpga
AT32定时器
1、定时器计数器值TMRx_CVAL2、定时器预
分频
寄存器TMRx_DIV3、定时器周期寄存器（TMRx_PR）定时器中断频率计算公式如下：配置流程1编写定时器溢出中断函数的应用程序2开启定时器外设时钟
添砖ｊａｖａ
·
2023-12-01 20:42
单片机
嵌入式硬件
SystemC Study
简介SystemC的意义，网上能查到，这里总结一下，SystemC是C++的library，类似UVM是system
verilog
的library下图是SystemC在整个项目中的角色硬件架构探索，创建算法
Vinson_Yin
·
2023-12-01 16:36
SystemC
systemc
【【FPGA的 MicroBlaze 的 介绍与使用 】】
FPGA的MicroBlaze的介绍与使用可编程片上系统（SOPC）的设计在进行系统设计时，倘若系统非常复杂，采用传统FPGA单独用
Verilog
/VHDL语言进行开发的方式，工作量无疑是巨大的，这时调用
ZxsLoves
·
2023-12-01 16:30
FPGA学习
fpga开发
【每日一题】一起学
Verilog
001-004
001画出CMOS反相器的电路原理图这个学过数集应该都会画，NMOS接地，PMOS接高电平。002反向器的速度与哪些因素有关？什么是转换时间（transitiontime）和传播延迟（propagationdelay）？反相器的速度与哪些因素有关。（1）电容（负载电容、自载电容、连线电容）较小，漏端扩散区的面积应尽可能小。输入电容要考虑：（1）Cgs随栅压而变化（2）密勒效应（3）自举效应（2）加
不求上进的夏天
·
2023-12-01 15:43
AI时代FPGA厂商与FPGA工程师该如何转型？
《单片机与嵌入式系统应用》小编特意邀请了专家给大家答疑解惑~业界声音掌握
Verilog
FPGA设计和验证方法是AI时代系统设计师的生命线北航电子信息工程学院退休教授北京至芯
喜欢打酱油的老鸟
·
2023-12-01 13:06
人工智能
AI时代
FPGA
转型
【合集一】每日一练30讲，轻松掌握
Verilog
语法
本原创教程由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)第一练：如何区分＜＝表示的含义？题目：请描述以下两种方法产生的信号有何区别？答案：根据“b)?a:b;解析：condition_expr?true_expr1:false_expr2;condition_expr为逻辑真则结果为true_expr1，condition_expr
小眼睛FPGA
·
2023-12-01 00:49
Verilog
【合集二】每日一练30讲，轻松掌握
Verilog
语法
本原创教程由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)第十六练：reg型存储器声明（二维数组）题目：声明一个位宽为8，深度为32的二维数组变量ram答案：reg[7:0]ram[31:0];解析：reg［wordsize：0］array_name［arraysize：0］;wordsize表示位宽，arraysize表示深度第十七
小眼睛FPGA
·
2023-12-01 00:49
算法
Verilog
Verilog
基础：时序调度中的竞争（一）
相关阅读
Verilog
基础https://blog.csdn.net/weixin_45791458/category_12263729.html?
日晨难再
·
2023-11-30 20:13
Verilog基础
数字IC
硬件工程
前端
fpga开发
Verilog
Verilog
基础：时序调度中的竞争（二）
相关阅读
Verilog
基础https://blog.csdn.net/weixin_45791458/category_12263729.html?
日晨难再
·
2023-11-30 20:12
Verilog基础
fpga开发
数字IC
硬件工程
Verilog
前端
2022-08-27
亚当·斯密在诞生之初，苏格兰和英格兰刚合并十几年，社会环境仍然不稳定，苏格兰沿岸的走私活动十
分频
繁，而且大部分参与走私犯罪的人原来都是安分的市民。
Eltonpeople
·
2023-11-30 19:20
一、DSP_TMS320F28335_时钟系统详细说明
5.
分频
器。1.1外部时钟输入的两种方式图1图片来源：tms320f28335datasheet第三章第六小节电压030X
芯芯泡饭
·
2023-11-30 15:33
DSP
单片机
嵌入式
【
Verilog
】ROM & RAM
文章目录RAM&ROMROM：只读存储器概念源代码testbench仿真波形RAM：随机访问内存概念源代码与testbench仿真波形RAM&ROMROM：只读存储器概念ROM内部的数据是在ROM制造工序中，在工厂里用也输的方法被烧录进去的，其中的内容只能读不能改，一旦烧录进去，用户只能验证写入的资料是否正确，不能再做任何修改，如果发现资料有任何错误，则只能舍弃不用，重新订做一份，ROM是在生产线
秃头仔仔
·
2023-11-30 13:26
数字芯片研发
#
Verilog
fpga开发
ROM
RAM
Verilog
数字芯片研发
2、PWM Demo (STM32F407)
endifpwm.c#include"pwm.h"#include"led.h"#include"usart.h"//TIM14PWM部分初始化//PWM输出初始化//arr：自动重装值//psc：时钟预
分频
数
是会一条路走到黑的呀
·
2023-11-30 12:33
单片机充电记录
stm32
嵌入式硬件
单片机
uvm 平台搭建3 - 安装VCS SCL
前面做好linux系统的安装之后，这里开始安装一些相关的验证工具准备：VCS（TM）是Synopsys全系列功能验证解决方案的一部分，支持
Verilog
，VHDL，混合HDL和复杂SoC设计的混合信号仿真
zenos876
·
2023-11-30 11:19
IWDG和WWDG HAL库+cubeMX
一.IWDG1.原理启用IWDG后，LSI时钟会自动开启2.IWDG溢出时间计算3.IWDG配置步骤4.HAL库相关函数介绍HAL_IWDG_Init//使能IWDG，设置预
分频
系数和重装载值等HAL_IWDG_Refresh
爱花的程序员
·
2023-11-30 09:54
HAL库+CubeMX
单片机
嵌入式硬件
Verilog
笔记（四）状态机
~）状态机是
Verilog
里非常常用的语法结构状态机1状态机概念1.1引子1.2概念2状态机模型3状态机设计3.1状态空间定义3.2状态跳转（时序逻辑）3.3下个状态判断（组合逻辑）3.4各
班花i
·
2023-11-30 04:33
FPGA
fpga
状态机（
verilog
）
-------------------------------------------------------------------------------------------笔记（正点原子等）
Verilog
交芯
·
2023-11-30 04:03
数字IC
fpga
asic
1024程序员节
FPGA学习笔记五：Moore状态机与Mealy状态机的区别（基于
Verilog
）
目录前言一、状态机及其描述二、Moore状态机和Mealy状态机设计对象描述及其原理（一）Moore状态机（二）Mealy状态机总结前言本篇博客主要基于一些状态机书写的规范以及其构成结构進行相应的简单分析，同时依据HDLBits中两道典型的题目（HDLBits第139题：简单Moore状态机的实现和HDLBits第140题：简单Mealy状态机的实现）分析两種状态机的异同和电路描述特点。一、状态机
STI浅结隔離
·
2023-11-30 04:00
HDLBits题目
有限状态机
verilog
fpga
moore状态机
mealy状态机
C++实现线性表 - 02 单向链表
数据结构与算法专栏——C++实现写在前面：今天我们来动手实现一下链表结构，链表在我们后续的数据结构中用的十
分频
繁，可以说就是实现后续很多数据结构一个的基本工具，也是最容易的数据结构之一，我们先从最基础的单向链表讲起
Pandaconda
·
2023-11-29 17:51
数据结构与算法
链表
数据结构
c++
「
Verilog
学习笔记」状态机-非重叠的序列检测
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网根据题意定义一个五位的中间变量lock每次始终上升沿来临时判断当前寄存器的低四位+新数据是否等于10111如果等于则下一时刻
KS〔学IC版〕
·
2023-11-29 16:19
Verilog学习笔记
学习
笔记
Verilog
上一页
13
14
15
16
17
18
19
20
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他