E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
verilog分频
基于Quartus-II软件实现一个1位全加器的设计
文章目录一、全加器的概念1.1半加器1.2全加器二、项目创建2.1实验准备2.2工程创建2.2.1元件实现1位全加器2.2.1.1半加器的创建2.2.1.2全加器的创建2.2.2使用
Verilog
生成元件原理图三
MrKaj
·
2023-11-26 18:12
嵌入式项目设计
fpga
终端移动性管理
我们今天来详细了解他们的工作原理~目录移动性管理分类1、空闲状态下的移动性管理2、连接状态下的移动性管理手机选择天线的原则4G天线优先级配置5G天线优先级配置我们为什么根据频率和带宽来划
分频
段优先级？
暴走的橙子～
·
2023-11-26 16:13
通信工程
信息与通信
5G
STM32 默认时钟更改 +debug调试
STM32时钟文章目录STM32时钟前言一、修改系统时钟二、DEBUG前言为什么我们要改STM32的时钟呢，打个比方在做SPI驱动的时候，需要16M的时钟，但是stm32默认是72的
分频
分不出来，这个时候我们就要改系统时钟了
我与nano
·
2023-11-26 16:24
stm32
嵌入式硬件
单片机
解决win11系统下vivado使用RTL分析闪退、小蓝熊easy anti chat无法启动问题
一.RTLanalysis运行闪退这个问题关系到程序的正常使用，主要发生在编写好
verilog
文件后对.v进行RTL分析的情况下，不进行RTL分析将不能验证程序的硬件可行性，直接影响到管脚分配等等后续步骤
半命仙
·
2023-11-26 15:34
FPGA/EDA
vivado
fpga
游戏
「
Verilog
学习笔记」数据累加输出
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网在data_out准备好，valid_b拉高时，如果下游的ready_b为低，表示下游此时不能接收本模块的数据
KS〔学IC版〕
·
2023-11-26 13:25
Verilog学习笔记
学习
笔记
Verilog
hdlbits系列
verilog
解答（7420 chip）-49
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述本次将实现7420逻辑芯片，它内部有2个4输入的与非门电路，外部有8个输入和2个输出管脚，功能框图如下所示：二、
verilog
源码moduletop_module
zuoph
·
2023-11-26 12:47
verilog语言
fpga开发
Verilog
刷题HDLBits——Exams/m2014 q4k
Verilog
刷题HDLBits——Exams/m2014q4k题目描述代码结果题目描述Implementthefollowingcircuit:代码moduletop_module(inputclk,
不会敲代码的研究生不是好空管
·
2023-11-26 12:15
fpga开发
Verilog
刷题HDLBits——Exams/2014 q4b
Verilog
刷题HDLBits——Exams/2014q4b题目描述代码结果题目描述Considerthen-bitshiftregistercircuitshownbelow:Writeatop-level
Verilog
module
不会敲代码的研究生不是好空管
·
2023-11-26 12:15
fpga开发
Verilog
刷题HDLBits——Exams/m2014 q4d
Verilog
刷题HDLBits——Exams/m2014q4d题目描述代码结果题目描述Implementthefollowingcircuit:代码moduletop_module(inputclk,
不会敲代码的研究生不是好空管
·
2023-11-26 12:45
fpga开发
HDLBits练习——Exams/2014 q4a
Considerthen-bitshiftregistercircuitshownbelow:Writea
Verilog
modulenamedtop_moduleforonestageofthiscircuit
呆杏呀
·
2023-11-26 12:13
fpga开发
HDLBits练习——Exams/2014 q4b
Considerthen-bitshiftregistercircuitshownbelow:Writeatop-level
Verilog
module(namedtop_module)fortheshiftregister
呆杏呀
·
2023-11-26 12:13
fpga开发
【HDLBits刷题】Exams/2014 q4a.
Considerthen-bitshiftregistercircuitshownbelow:Writea
Verilog
modulenamedtop_moduleforonestageofthiscircuit
李十一11
·
2023-11-26 12:09
Verilog
Verilog典型电路
HDLBits刷题
fpga开发
hdlbits系列
verilog
解答（exams/m2014_q4g）-48
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述本次我们将一次创建多个逻辑门，对两个输入a和b通过组合逻辑实现七种不同的输出：out_and:aandbout_or:aorbout_xor
zuoph
·
2023-11-26 11:35
verilog语言
fpga开发
单周期CPU设计【
Verilog
】
第一章单周期CPU的设计原理1.1单周期CPU概述1.2CPU工作原理第二章单周期CPU的设计内容2.1指令系统的设计2.1.1概述2.1.2运算类指令的设计2.1.3传送类指令的设计2.1.4存储类指令的设计2.1.5控制类指令的设计2.2整体框架的设计2.3数据通路的设计2.4控制信号的设计第三章单周期CPU的具体实现3.1底层模块的实现3.1.1程序计数器PC3.1.2指令存储器Instru
醉酒、冰城外
·
2023-11-26 01:12
课程设计
CPU
单周期
Verilog
FPGA纯
verilog
代码解码CameraLink视频，附带工程源码和技术支持
目录1、CameraLink视频协议简介免责声明2、目前我已有的CameraLink收发工程3、FPGA实现CameraLink视频解码4、vivado工程介绍5、福利：工程源码获取1、CameraLink视频协议简介CameraLink的详细不必深究，作为FPGA数据采集者而言，我们只需关心他的传输时序和传输协议。CameraLink相机输出分三种模式：Base模式：称之为基本模式或初级模式，通
9527华安
·
2023-11-25 23:13
菜鸟FPGA图像处理专题
CameraLink视频专栏
fpga开发
FPGA图像处理
CameraLink
CameraLink解码
verilog
数字逻辑电路基础-时序逻辑电路之移位寄存器
文章目录一、移位寄存器定义二、
verilog
源码三、仿真结果一、移位寄存器定义移位寄存器定义Ashiftregisterisatypeofdigitalcircuitusingacascadeofflipflopswheretheoutputofoneflip-flopisconnectedtotheinputofthenext
zuoph
·
2023-11-25 22:42
数字电路
fpga开发
LuatOS-SOC接口文档(air780E)--pwm - PWM模块
pwm.open(channel,period,pulse,pnum,precision)开启指定的PWM通道参数传入值类型解释intPWM通道int频率,1-1000000hzint占空比0-
分频
精度
l531798151
·
2023-11-25 20:57
air780E
air780E
STM32通用定时器输出PWM
1、TIMx简介通用定时器是一个通过可编程预
分频
器驱动的16位自动装载计数器构成。它适用于多种场合，包括测量输入信号的脉冲长度(输入捕获)或者产生输出波形(输出比较和PWM)。
梨花落-
·
2023-11-25 15:52
stm32
嵌入式
单片机
[System
Verilog
] 数据类型
Verilog
的数据类型实际硬件世界中没有数据类型的概念；人类只不过为了创造了一种硬件语言，并将数据类型置于其中。
SE7EN_Lin
·
2023-11-25 14:06
hdlbits系列
verilog
解答（Exams/m2014 q4h）-44
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述实现以下电路：二、
verilog
源码moduletop_module(inputin,outputout);assignout=in;endmodule
zuoph
·
2023-11-25 11:43
verilog语言
fpga开发
hdlbits系列
verilog
解答（exams/m2014_q4i）-45
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述实现以下电路：二、
verilog
源码moduletop_module(outputout);assignout=1'b0;endmodule
zuoph
·
2023-11-25 11:43
verilog语言
fpga开发
hdlbits系列
verilog
解答（Exams/m2014 q4e）-46
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述实现以下电路：二、
verilog
源码moduletop_module(inputin1,inputin2,outputout);assignout
zuoph
·
2023-11-25 11:43
verilog语言
fpga开发
hdlbits系列
verilog
解答（exams/m2014_q4f）-47
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述实现以下电路：二、
verilog
源码moduletop_module(inputin1,inputin2,outputout);assignout
zuoph
·
2023-11-25 11:04
verilog语言
fpga开发
「
Verilog
学习笔记」信号发生器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网方波的实现，较为简单，只需要设置一个计数器，使输出保持10个时钟为0，跳变为20，再保持10个时钟。
KS〔学IC版〕
·
2023-11-25 11:57
Verilog学习笔记
学习
笔记
fpga开发
Verilog
「
Verilog
学习笔记」数据串转并电路
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网关于什么是Valid/Ready握手机制：深入AXI4总线（一）握手机制-知乎时序图含有的信息较多，观察时序图需要注意
KS〔学IC版〕
·
2023-11-25 11:57
Verilog学习笔记
学习
笔记
fpga开发
Verilog
北邮22级信通院数电：
Verilog
-FPGA（11）第十一周实验（1）用JK触发器实现8421码十进制计数器
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分1.1JK_8421.v1.2JK_ff.v1.3debounce.v二.管脚分配三.实验效果一.代码部分1.1JK_8421.vmoduleJK_8421(inputclk,rst,btn,s
青山入墨雨如画
·
2023-11-25 11:25
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电：
Verilog
-FPGA（11）第十一周实验（2）设计一个24秒倒计时器
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分1.1counter_24.v1.2divide.v1.3debounce.v二.管脚分配三.实验效果一.代码部分1.1counter_24.vmodulecounter_24(inputclk
青山入墨雨如画
·
2023-11-25 11:52
北邮22级信通院数电实验
fpga开发
基于stm32标准库的RCC模块部分功能详解
RCC模块提供了对时钟源的配置、时钟
分频
、复位控制等功能，是嵌入式系统中重要的部分。二、部分功能介绍（一）、使能外设时钟：在使用外设模块之前，需要启用相应的外设时钟。
倔强的小摩托
·
2023-11-25 02:29
STM32基础学习
stm32
嵌入式硬件
单片机
Verilog
RTL代码设计规范简单整理总结
目录1宗旨2IP的RTL设计文件的建立3TOP集成的设计文件的建立4文件头5宏定义6端口定义6.1IP设计中的端口定义6.2TOP集成中的端口定义7TOP模块的集成8参数定义9RTL设计文件主体1宗旨每个IP设计人员严格遵守一个统一的良好的编码规范，在团队协作方面可以提高代码的可读性和可维护性，可以避免自己日后再次看待代码时的不理解、避免同组人员不必要的不理解、避免IP调用者的不理解、避免后期维护
豆豆恩馨
·
2023-11-24 23:45
IC设计
verilog
代码规范
设计规范
团队开发
SPI总线协议
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档目录SPI总线的定义SPI总线工作方式SPI驱动
Verilog
实现总结SPI总线的定义SPI（SerialPeripheralInterface
emm的金毛
·
2023-11-24 15:17
接口
fpga开发
STM32_6（TIM）
TIM定时器（第一部分）TIM（Timer）定时器定时器可以对输入的时钟进行计数，并在计数值达到设定值时触发中断16位计数器、预
分频
器、自动重装寄存器的时基单元，在72MHz计数时钟下可以实现最大59.65s
职业法师头铁
·
2023-11-24 08:30
江科大STM32
单片机
嵌入式
TIM
定时器
Verilog
HDL中的“+:”和“-:”语法详解
Verilog
HDL中的“+:”和“-:”语法详解在FPGA开发中，
Verilog
HDL语言是广泛应用的一种硬件描述语言。
HackMasterX
·
2023-11-23 23:17
数据结构
matlab
「
Verilog
学习笔记」输入序列连续的序列检测
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulesequence_detect(inputclk,inputrst_n
KS〔学IC版〕
·
2023-11-23 21:58
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」不重叠序列检测
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网题目要求检测a的序列，a为单bit输入，每个时刻可能具有不同的值，当连续的六个输入值符合目标序列表示序列匹配，
KS〔学IC版〕
·
2023-11-23 21:58
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」 输入序列不连续的序列检测
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网题目要求检测a的序列，a为单bit输入，每个时刻可能具有不同的值，且并不是每一个数据都是有效的，需要根据data_valid
KS〔学IC版〕
·
2023-11-23 21:58
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」含有无关项的序列检测
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulesequence_detect(inputclk,inputrst_n
KS〔学IC版〕
·
2023-11-23 21:51
Verilog学习笔记
学习
笔记
Verilog
数字逻辑电路基础-时序逻辑电路之锁存器
文章目录一、锁存器简介二、
verilog
源码三、综合及仿真结果一、锁存器简介本文介绍数字逻辑电路中一种常用的基础时序逻辑电路-锁存，顾名思义，它的功能就是将输入在控制信号有效时透明传输到输出端，当控制信号无效时
zuoph
·
2023-11-23 17:50
数字电路
fpga开发
练习7-在
Verilog
中使用任务task
在
Verilog
中使用任务task1，任务目的2，RTL代码，交换3，测试代码4，波形显示1，任务目的（1）掌握任务在
verilog
模块设计中的应用；（2）学会在电平敏感列表的always中使用拼接操作
向兴
·
2023-11-23 17:13
Verilog数字系统设计教程
fpga开发
1-
verilog
的串行滤波器FIR实现
verilog
的串行滤波器FIR实现1，RTL代码2，RTL原理框图3，测试代码4，输出FIR滤波器的波形参考文献:1，基于FPGA的串行FIR滤波器设计与实现2，FPGA实现FIR滤波器1，RTL代码
向兴
·
2023-11-23 17:13
Verilog数字系统设计教程
fpga开发
练习八-利用有限状态机进行时序逻辑的设计
利用有限状态机进行时序逻辑的设计1，任务目的：2，RTL代码，及原理框图3，测试代码，输出波形1，任务目的：（1）掌握利用有限状态机实现一般时序逻辑分析的方法；（2）掌握用
Verilog
编写可综合的有限状态机的模板
向兴
·
2023-11-23 17:38
Verilog数字系统设计教程
fpga开发
正点原子STM32F103学习笔记（十）——定时器、PWM
16位可编程(可以实时修改)预
分频
器(TIMx_PSC)，计数器时钟频率的
分频
系数为1～65535之间的任意数值。4个独立通道（TIMx_CH1~4），这
Dumbness_Y
·
2023-11-23 16:42
STM32
嵌入式
stm32
请描述定时器初值的计算方式_定时器初值计算3.ppt
计数器初值的计算设计数器的最大计数值为M(根据不同工作方式，M可以是213、216或28)，则计算初值X的公式如下：X=M-要求的计数值2．定时器初值的计算在定时器模式下，计数器由单片机主脉冲fosc经12
分频
后计数
tick-toe
·
2023-11-23 00:08
请描述定时器初值的计算方式
STM 32——TIM定时器频率测量
STM32进行脉冲频率测量时，免不了会碰上TIM定时器的配置问题，这里做一个简单介绍1.1计数器模式首先我们选择内部时钟（PCLK）作为定时器的时钟源，PHB总线时钟的频率配置为170MHZ，在不采用预
分频
的情况下计数加一的时间即为
盛气凌人666
·
2023-11-23 00:33
ARM
stm32
定时器如何计算触发频率？
定时器触发频率的计算公式为：定时器时钟频率/（预
分频
系数*计数周期+1）。其中，定时器时钟频率是指定时器所连接的总线频率，预
分频
系数和计数周期需要根据具体的需求进行设置。
幸存者letp
·
2023-11-23 00:28
单片机
嵌入式硬件
一段来自《
Verilog
HDL 高级数字设计》的错误
Verilog
代码
笔者之前在阅读《
Verilog
HDL高级数字设计》时的基4布斯乘法器一文时，就遇到了一段有问题的代码，而这个问题可以用
Verilog
基础：表达式位宽的确定（位宽拓展）文中的分析完美解决。
日晨难再
·
2023-11-22 17:47
数字IC
硬件工程
Verilog
fpga开发
Verilog高级数字设计
数字IC基础：有符号数和无符号数加、减法的
Verilog
设计
spm=1001.2014.3001.5482本文是对数字IC基础：有符号数和无符号数的加减运算一文中的谈到的有符号数加减法的算法进行
Verilog
实现，有关算法细节请阅读原文，本文不会过多谈到原理相关问题
日晨难再
·
2023-11-22 16:30
数字IC基础
fpga开发
硬件工程
数字IC
Verilog
硬件描述语言
硬件学习路线调研
学习路线《
Verilog
传奇》、《
Verilog
HDL高级数字设计》或者是《用于逻辑综合的VHDL》。不看书也能写出个三段式状态机就可以进入下一阶段了。
zianren
·
2023-11-22 11:55
FPGA
学习
fpga开发
STM32 寄存器配置笔记——USART配置 打印
以stm32f10为例，将PA9、PA10复用为USART功能，使用HSEPLL输出72MHZ时钟APB2clk不
分频
提供配置9600波特率。
努力-养家
·
2023-11-22 06:22
stm32
笔记
嵌入式硬件
Keil出现invalid rom table错误解决
出现"invalidromtable"报错，出现这个原因很可能是因为超频导致的，很可能是我在ADC1进行预
分频
系数配置时发生错误。一开始会出现上面的错误，但此时使用的仿真器是连接正常的。
good-enough
·
2023-11-22 05:42
stm32
北邮22级信通院数电：
Verilog
-FPGA（10）第十周实验 实现移位寄存器74LS595（仿真方法验证）
跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客使用FPGA开发板验证的教程，请参考北邮22级信通院数电：
Verilog
-FPGA
青山入墨雨如画
·
2023-11-22 03:48
北邮22级信通院数电实验
fpga开发
上一页
15
16
17
18
19
20
21
22
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他