verilog基础教程

【USTC】verilog 习题练习 31-35

31if语句与锁存器题目描述使用verilog设计电路时，应按照如下流程：确定你需要的电路或逻辑门确定输入输出信号，以及产生输出信号的组合逻辑块确定组合逻辑块后面是否加上一组触发器。
enki0815·2024-01-23 10:42

【USTC】verilog 习题练习 36-40

36条件运算符题目描述Verilog中有一个跟C语言中类似的三目条件运算符（?:）,其语法格式为：(condition?
enki0815·2024-01-23 10:11

chapter4-爬取你的第一个网页

通过上面两篇基础教程的学习，相信大部分的小伙伴都了解了Python和HTML的相关开发技术，也可能有一小部分的同学因为刚学习新的知识，还没有完全明白，就迫不及待的点开了这篇文章。
君若雅·2024-01-23 09:30

Quartus联合 ModelSim仿真及测试

插件系列文章目录：（1）modelsim安装使用及Vivado关联（2）VSCode关联VIVADO编辑Verilog（3）Modelsim观察波形–基础操作述（4）Quartus联合ModelSim仿真及测试文章目录前言一
C.V-Pupil·2024-01-23 08:45

quartus和modelsim联合仿真详细教程

详细步骤如下：1、编辑verilogHDL语言本次拟实现组合逻辑功能，其代码如下：此为一组合逻辑电路，其原理图可在quartus中绘制出：此即为实现的功能。
hxyo·2024-01-23 08:15

VHDL/Verilog编译错误总结

VHDL编译错误总结VivadoVHDLVerilogQuartusVHDLVerilogLatticeVHDLVerilogVivadoVHDL[Synth8-2778]typeerrorneartxen_sync
FPGA的花路·2024-01-23 08:44

IIC总线的原理与Verilog实现

IIC总线的原理与Verilog实现1、软件平台与硬件平台2、原理介绍2.1IIC总线的特点：2.2IIC总线协议详解：2.2.1IIC主机往从机里面写入数据的步骤2.2.2IIC主机从从机里面读出数据的步骤
FPGA的花路·2024-01-23 08:14

性能优化-OpenCL kernel 开发

个人专栏：高性能（HPC）开发基础教程CSDN主页发狂的小花人生秘诀：学习的本质就是极致重复!
发狂的小花·2024-01-23 08:17

性能优化-OpenCL运行时API介绍

个人专栏：高性能（HPC）开发基础教程CSDN主页发狂的小
发狂的小花·2024-01-23 08:17

性能优化（CPU优化技术）-NEON 介绍

个人专栏：高性能（HPC）开发基础教程CSDN主页发狂的小花人生秘诀：学习的本质就是极致重复!
发狂的小花·2024-01-23 08:46

性能优化（CPU优化技术）-NEON开发进阶

个人专栏：高性能（HPC）开发基础教程CSDN主页发狂的小花人生秘诀：学习的本质就是极致重复!
发狂的小花·2024-01-23 08:46

性能优化-OpenCL 介绍

个人专栏：高性能（HPC）开发基础教程CSDN主页发狂的小花人生秘诀：学习的本质就是极致重复!目录一、概述二、从GPU到GPGPU2.1GP
发狂的小花·2024-01-23 08:46

性能优化（CPU优化技术）-NEON指令介绍

个人专栏：高性能（HPC）开发基础教程CSDN主页发狂的小花人生秘诀：学习的本质就是极致重复!目录一、
发狂的小花·2024-01-23 08:12

性能优化-HVX 指令介绍

个人专栏：高性能（HPC）开发基础教程CSDN主页发狂的小花人生秘诀：学习的本质就是极致重复!目录一、概述二、HVX硬件介绍2.1处理器架构2
发狂的小花·2024-01-23 08:41

我的创作纪念日

目前市面上主流的FPGA图像缩放方案如下：1：Xilinx的HLS方案，该方案简单，易于实现，但只能用于Xilinx自家的FPGA；2：非纯Verilog方案，大部分代码使用Verilog实现，但中间的
攻城狮Wayne·2024-01-23 07:00

Verilog中的逻辑移位和算术移位仿真

逻辑移位逻辑移位的操作符为右移（>>）高位不够的bit位补0。左移(>>）高位用呼号位补。左移（<<<）,低位补0。实例仿真结果结论对于无符号数，逻辑移位和算术移位结果是一样的。对于有符号数，逻辑右移和算术右移是不一样的。算术右移时，高位需要用符号位补。
re_call·2024-01-23 07:30

15.1_使用Verilog设计：一个简单的状态机设计——序列检测器（可实现重复性检测）

使用Verilog设计：一个简单的状态机设计——序列检测器（可实现重复性检测）1，一个简单的状态机设计：可重复性序列检测器2，可重复性状态机序列检测实现2.1，RTL设计代码实现2.2，tb测试代码实现
向兴·2024-01-23 06:28

FPGA高端项目：Xilinx Zynq7020 系列FPGA纯verilog图像缩放工程解决方案 提供3套工程源码和技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案本方案在XilinxKintex7系列FPGA上的应用本方案在XilinxArtix7系列FPGA上的应用本方案在国产FPGA紫光同创系列上的应用本方案在国产FPGA高云系列上的应用3、设计思路框架设计框图视频源选择ov5640i2c配置及采集动态彩条图像缩放模块详解图像缩放模
9527华安·2024-01-23 06:52

python之tkinter基础教程（一）

tkinter基础教程（一）1.我的第一个窗口程序importtkinterastkapp=tk.Tk()#生成一个主窗口app.title("Myfirstwindow")#主窗口的标题theLabel
菜瓜技术联盟·2024-01-22 19:35

AE基础教程：影视特效大师珍藏版，想学AE，一个月就够了

要说在特效中运用的最广泛的软件，那就莫过AE了，它不仅操作界面非常友好，方便小伙伴们快速上手，同时它们的功能也是极其强大，可以帮助你把创意转换为现实。要说它们能够被市场如此高度认可，很大程度就是它们Adobe强大的软件生态，以及高效的插件群，要知道Adobe可是拥有数十款超级牛的软件，因为同属于一家公司，所以它们之间的兼容性是非常强的。如果你想要拿下Adobe全家桶，励志做一位资深技术控，但又没有
我的学习机·2024-01-22 18:25

10G光口关于以太网数据包物理接口的分析

1，我试验环境使用移植好的verilog-thernet，用网络调试助手进行回环测试，在WIRESHARK抓包也看到没问题：ARP协议有，UDP协议也有，完整的对话。
mcupro·2024-01-22 15:03

【system verilog】SV Assertion 断言

SystemVerilogAssertion断言总结SV断言是什么？有什么用？SV断言是什么？SV断言有什么用？SV断言怎么用？
飓风_数字IC验证·2024-01-22 12:00

【system verilog】Mailboxes

mailbox中可以放的数据：数据可以是任何有效的systemVerilog数据类型，包括类class数据类型。
飓风_数字IC验证·2024-01-22 12:30

Verilog

Verilog电路设计中最流行的硬件描述语言，主要用于逻辑建模和仿真验证。运算符及表达式算数运算符：+-*/%赋值运算符：==><=逻辑运算符：&&||!条件运算符：?
阳光8088·2024-01-22 10:31

HNU-电路电子学-实验2（2021级）

二、实验内容用VERILOG语言设计指令译码器；用VERILOG语言设计ALU。三、实验过程1、指令译码器A）创建工程（选择的芯片为family=Cyclo
_蟑螂恶霸_·2024-01-22 06:08

latex基础教程

1.下载地址https://mirror-hk.koddos.net/CTAN/systems/texlive/Images/漫长的等待2.安装一个小时之后，下载完成双击打开管理员的身份运行bat文件又是漫长的安装过程总算到这步了2.1检查是否安装成功text-vlatex-vxelatex-v命令行都显示版本号，证明安装成功tlmgrupdate--all#自动更新2.2图形化界面TeXstud
半路_出家ren·2024-01-22 03:42

ComfyUI 基础教程（十）：Efficiency工作流效率插件

Efficiency-nodes-comfyui是comfyUI上一款提升节点使用效率的插件。https://github.com/LucianoCirino/efficiency-nodes-comfyui安装方法：在ComfyUI管理器中搜索efficiency，点击安装（安装完成后要重启）基础的工作流（lora，CLIP文本编辑器），往往需要连接多个节点，对于新用户来说，入门ComfyUI有
细节控-AI先行者·2024-01-22 01:56

ComfyUI 基础教程（六）秋叶启动器管理ComfyUI

秋葉aaaki大佬的的绘世启动器，支持管理comfyui了，这对comfyui的使用者来说，是个好消息。1.启动器安装1.本地有部署webUI整合包（含秋葉aaaki启动器），从整合包中找到A启动器，复制出来，粘贴到comfyui目录下即可使用。2.没有启动器的小伙伴，可以前往B站--秋葉aaaki的视频中下载（视频中有介绍使用方法）搜索：【AI绘画】绘世启动器正式发布！一键启动/修复/更新/模型
细节控-AI先行者·2024-01-22 01:26

sv数据类型

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录一、内建数据类型一、内建数据类型相应于verilog将变量类型（如reg）和线网类型（如wire）区分得如此清楚，在SV中新引入了一个数据类型
飞向星河·2024-01-21 22:13

【USTC】verilog 习题练习1-5

1编写Verilog代码，使电路输出信号1输入格式无输入输出格式输出1，位宽为1moduletop_module(outputout);//Writeyourcodehereassignout=1;endmodule2
enki0815·2024-01-21 20:35

Midjourney常见命令（极速版）

以下是如何使用MidjourneyBot的基础教程。开始之前确保你已经有了一个Discord账号并加入了Midjourney社区。如果还没有，可以通过Midjourney的邀请链接加入。
CCSBRIDGE·2024-01-21 16:54

性能优化-HVX架构简介

个人专栏：高性能（HPC）开发基础教程CSDN主页发狂的小花人生秘诀：学习的本质就是极致重复!目录一、HexagonDSPA.高通SOC架构图B.HVX有哪些优势？C.HVX可以用来做什么？
发狂的小花·2024-01-21 09:07

C++&Python&C# 三语言OpenCV从零开发(4):视频流读取

2022B站最好的OpenCV课程推荐】OpenCV从入门到实战全套课程（附带课程课件资料+课件笔记）OpenCV教程中文文档|OpenCV中文OpenCV教程中文文档|W3CschoolOpenCV基础教程
打工人 老王·2024-01-21 07:24

格式化verilog/systemverilog代码插件

1.插件sourcecodehttps://github.com/vhda/verilog_systemverilog.vim2.安装插件解压后copyverilog_systemverilog.vim
weixin_30652897·2024-01-21 06:33

SystemVerilog验证测试平台：2.2章节：定宽数组

2.2定宽数组相比于Verilog1995中的一维定宽数组,Systemverilog提供了更加多样的数组类型,功能上也大大增强。
一只迷茫的小狗·2024-01-21 05:31

systemverilog中对文件的操作方法

1.打开文件和关闭文件利用$fopen()函数打开文件，打开一个名为filename的文件，filename里可包含文件路径，同时filename为字符串类型，type也为字符串类型，决定对文件的操作方式，可包括如下的操作类型，默认方式为以“w”或“wb”方式打开。注意"w","wb","w+","w+b","wb+"打开文件将会清空文件原有数据。其中“b”用于区别文本文件和二进制文件。如果一个文
ohuo666·2024-01-21 05:31

IEEE SystemVerilog Chapter15:Interprocess synchronization and communication

SystemVerilog还提供了一套强大且易于使用的同步和通信机制，这些机制可以
一只迷茫的小狗·2024-01-21 05:31

systemverilog_用于SystemVerilog和Verilog文件的Eclipse插件

systemverilogSVEditor团队针对SystemVerilog和Verilog文件发布了其基于Eclipse的开发环境插件的0.1.1版。
diluan6799·2024-01-21 05:28

systemverilog/verilog文件操作

1、Verilog文件操作Verilog具有系统任务和功能,可以打开文件、将值输出到文件、从文件中读取值并加载到其他变量和关闭文件。
一只迷茫的小狗·2024-01-21 05:53

关于SQL-case when最全面的学习笔记

casewhen推荐学习书籍：1、SQL基础教程6-32、SQL进阶教程1-1casewhen是SQL语法中提供的标准的条件分支。
liujiaping·2024-01-20 22:32

微信小游戏设计心得（二）从0到开发一款小游戏教程-岩浆救援-CocosCreator基础教程篇

接上一篇文章微信小游戏设计心得（一）设计一款游戏，当然我们需要一个游戏剧情，也就是我们这个游戏是干嘛的，怎么来的，怎么玩的，我们开发要在开发初期想好1.游戏名字（一个响亮的名字，是美好的开端）2.游戏剧情（丰富的，引人入胜的剧情，是回头率的关键）3.游戏玩法（小游戏的玩法，区别于端游，需要简单，易上手，因为在微信的构架下，你也做不到多强大，但是往往越简单的游戏越受人喜欢，要知道小游戏变现，是靠量，
小游戏设计师LxGame·2024-01-20 19:35

Python爬虫基础教程——lxml爬取入门

大家好，上次介绍了BeautifulSoup爬虫入门,本篇内容是介绍lxml模块相关教程，主要为Xpath与lxml.cssselect的基本使用。一、lxml介绍引用官方的解释：lxmlXML工具箱是C库libxml2和libxslt的Python绑定。它的独特之处在于它将这些库的速度和XML功能的完整性与本机PythonAPI的简单性结合在一起，该PythonAPI大多数都兼容，但优于著名的E
那个百分十先生·2024-01-20 19:21

400页Python学习PDF笔记，全面总结零基础入门看这一篇足够了

这份python基础教程，平常所有的疑难点都可以从中找到答案。其中最基础的英语基础/编程环境搭建都做了详细讲解！其他基础语法、函数
程序员小八·2024-01-20 18:21

ros2 基础教程-使用ROS 2进行相机标定

ROS2进行相机标定（CameraCalibration）相机（摄像头）是一种非常精密的光学仪器，对外界环境的感知非常敏感。由于摄像头内部和外部的一些原因，摄像头采集的图像常常会发生一定的畸变。如果直接将采集到的图像拿来进行图像处理，会产生很大的问题。为了避免图像数据源造成的误差，需要对摄像头的相关参数进行标定。本教程将会说明如何标定单目（monocular）相机，从而获取单目相机的标定参数。需要
小海聊智造·2024-01-20 12:30

FPGA高端项目：Xilinx Artix7 系列FPGA纯verilog图像缩放工程解决方案 提供4套工程源码和技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案本方案在XilinxKintex7系列FPGA上的应用本方案在国产FPGA紫光同创系列上的应用本方案在国产FPGA高云系列上的应用3、设计思路框架设计框图视频源选择ov5640i2c配置及采集ADV7611i2c配置及采集动态彩条图像缩放模块详解图像缩放模块使用图像缓存视频输出
9527华安·2024-01-20 11:03

「HDLBits题解」Latches and Flip-Flops

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Dff-HDLBitsmoduletop_module(inputclk
UESTC_KS·2024-01-20 11:33

「HDLBits题解」Counters

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Count15-HDLBitsmoduletop_module(inputclk
UESTC_KS·2024-01-20 11:33

【FPGA & Verilog】手把手教你实现一个DDS信号发生器

FPGA搭建信号发生器DDS，重点是制作能够提前下载进开发板板载ROM的数据文件，这里用到的是mif文件，里面保存了数种波形（正弦波，方波，三角波，锯齿波）的点值，这些点值是由前期采样得来的，然后编写verilog
去追远风·2024-01-20 09:52

【FPGA & Verilog】使用教程 3-8译码器（原理图输⼊设计）

实验一：3-8译码器（原理图输⼊设计）⼀：实验⽬的1.了解3-8译码器的电路原理，掌握组合逻辑电路的设计⽅法2.掌握QuartusII软件原理图输⼊设计的流程⼆：实验内容2.1设计输⼊1.将3-8译码器A、B、C端作为输⼊，Y作为输出。2.其余引脚按照3-8译码器功能要求连接。2.2电路仿真1.激励⽂件的输⼊包含A、B、C的8种状态2.功能仿真三：实验报告1.给出3-8译码器的真值表：2.实验步骤
去追远风·2024-01-20 09:52

【Quartus | verilog 系列】实现 3-8译码器

实验一：3-8译码器（原理图输⼊设计）2.1设计输⼊1.将3-8译码器A、B、C端作为输⼊，Y作为输出。2.其余引脚按照3-8译码器功能要求连接。2.2电路仿真1.激励⽂件的输⼊包含A、B、C的8种状态2.功能仿真1.给出3-8译码器的真值表：2.实验步骤、实验内容截图（从创建⼯程开始到仿真结束）1.路径设置2.器件选择3.汇总4.创建BDF5.原理图设计6.编译结果7.创建VWF进行功能仿真波形
去追远风·2024-01-20 09:22
上一页 6 7 8 9 10 11 12 13 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他