E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
xilinx；
FPGA验证和FPGA测试的区别（ASIC IC FPGA的区别）
http://
xilinx
.eetop.cn/viewthread-339516先看了遍这里说的。我就把自己理解的放在这里便于记忆，大家觉得说的不对的可以补充，我再改正。
nature_forest
·
2020-07-29 22:51
FPGA
SerDes，GTP , GTX , GTH理解
SerDes：是串行/解串器，也可以叫串行收发器GT(包括GTX、GTH和GTP)：是
Xilinx
在高速SerDes的基础上，增加了其他模块，如8b/10b编解码等(具体可以看
Xilinx
相关文档，如ug476
宁静海111
·
2020-07-29 21:43
Xilinx
_SERDES动态延迟加解串的使用
Xilinx
SELECTIOIP核调用配作可变延迟加输入解串工作模式时信号接口如下表所示：接口名方向注释DATA_IN_FROM_PINSInput来自外部IO数据输入引脚DATA_IN_TO_DEVICEOutputCLK_OUT
mangyegulang
·
2020-07-29 21:08
verilg
利用视频套件加速FPGA上的视频开发
利用视频套件加速FPGA上的视频开发[日期：2008-7-9]来源：今日电子/21IC作者：
Xilinx
DSP部高级市场营销经理TomHill[字体：大中小]随着下一代视频压缩标准问世，行业从基本视频处理向更复杂的集成处理解决方案转移
linglongyouzhi
·
2020-07-29 20:50
视频
FPGA
PYNQ-Z2 初识(十二) 自定义IP核，通过PWM IP核实现led呼吸灯
除了
xilinx
提供的ip核外，我们还可以自定义ip核此次参考ALINX_ZYNQ(我没打错)的开发教程做一个可以通过PWN控制LED的IP核心。
豆沙粽子好吃嘛!
·
2020-07-29 20:14
PYNQ
USB摄像头(V4L2接口)的图片采集 （一）
硬件平台：DigilentZedBoard+USB摄像头开发环境：WindowsXP32bit+Wmare8.0+Ubuntu10.04+arm-linux-
xilinx
-gnueabi交叉编译环境Zedboardlinux
我是大愚
·
2020-07-29 19:11
嵌入式
Xilinx
ZedBoard
嵌入式
Linux
Zynq
[
Xilinx
FPGA] #12 Vivado 中的五中仿真模式
Vivado中有各种仿真模式，分别为：1.runbehavioralsimulation-----行为级仿真，行为级别的仿真通常也说功能仿真。2.post-synthesisfunctionsimulation-----综合后的功能仿真。3.post-synthesistimingsimulation-----综合后带时序信息的仿真，综合后带时序信息的仿真比较接近于真实的时序。4.post-imp
Zenor_one
·
2020-07-29 16:47
[Xilinx
FPGA]
FPGA基础知识20(FPGA设计异步时钟处理分类及百度文库资料)
需求说明：IC设计基础内容：异步时钟处理来自：时间的诗原文：http://
xilinx
.eetop.cn/viewthread-343495提问应该说“跨时钟域的异步信号交互问题”是数字前端设计里面一个重要话题
Times_poem
·
2020-07-29 16:48
FPGA基础知识
MicroBlaze软核处理器简介
MicroBlaze™是
Xilinx
嵌入式产品系列的重要组件。
FPGAerClub
·
2020-07-29 15:29
ZYNQ7000调试：查看FreeRtos任务运行状态和CPU占用率
ZYNQ跑freertos系统时的调试方法除了将
xilinx
SDKattachtorunningtarget的方法之外并不多。尤其对系统任务和CPU运行情况并没有现成的方法。
Doriswang84
·
2020-07-29 15:41
freertos调试
再议IIC协议与设计【3】 --SCCB总线介绍
本文通过对SCCB总线进行粗略的描述，并完成使用
Xilinx
的KC705中Microblaze完成对相机OV4689的配置。
田庚.Bing
·
2020-07-29 15:05
Interface
基于
Xilinx
FPGA生态，加速提升视频处理质量
随着5G开启万物互联的崭新纪元，用户、流量、应用场景不断扩张，视频服务不仅会深入渗透全产业领域，也将为各行各业的产品应用增值赋能。不断提升的存储、传输与计算资源，从分辨率、码率、色彩与传输稳定性上全方面、多维度提质升级，并为企业与消费者带来前所未有的商业价值与视觉体验。在这些提升背后，无论是AI、编码还是转码技术，硬件加速解决方案都发挥着举足轻重的作用。12月13日，LiveVideoStack联
LiveVideoStack_
·
2020-07-29 14:37
XILINX
SDK XSCT/XMD 命令大全以及使用说明
XILINX
MICROPROCESSORDEBUGER(XMD)REFERENCEGUIDEThisguidewasdesignedtobeusedwithISEandEDK9.1.Thedebuggerprovidedby
XILINX
漫步的风暴
·
2020-07-29 09:07
Working
Hard
zynq系列器件通过JTAG口访问DDR
Xilinx
SDK就支持这种功能，以下做一个简单的介绍：(1)步骤1：在SDK下建立SystemDebug仿真，并选择当前的目标调试核;(2)步骤2：点击“Debug”使程序运行到你设
_Hello_Panda_
·
2020-07-29 08:21
xilinx随笔
Xilinx
使用JTAG打印调试信息
Xilinx
使用JTAG打印调试信息本示例的硬件环境为UTRASCAL的KU040的FPGA首先搭建FPGA一侧的硬件平台，使用vivado软件，新建工程，然后新建blockdesign，添加MicroBlaze
aaaaaaaa585
·
2020-07-29 08:44
嵌入式
FPGA 的I/O BANK介绍
一般fpga都分为若干个bank例如
xilinx
的高端fpga，能分为22甚至更多个bank这么做主要是为了提高灵活性因为fpga的io支持2.5V3.3v等等种类电平输入输出为了获得这些IO电平，就需要在对应
长弓的坚持
·
2020-07-29 07:58
FPGA
FPGA实践教程（五）PS用MIG调用DDR
本文档系列是我在实践将神经网络实现到
Xilinx
的zynq的FPGA上遇到的问题和解决方法。背景：FPGA的片上BRAM空间较少，难以实现大量的存储。
祥瑞Coding
·
2020-07-29 06:02
FPGA
FPGA实践教程
SDI接口基于FPGA GTP实现
SDI采集和显示，基于
xilinx
7系列器件进行实现，注意事项有如下几点；1，如果多路SDI共用一个GTPQuad，或是SDI和PCIE在一个GTPQuad，时钟资源应该进行共享，既GTPcommon资源需要共用
9栋108
·
2020-07-29 06:54
SDI浅谈
使用文档《SMPTEUHD-SDIv1.0》使用
xilinx
的Kintex-7（XC7K70T）解码芯片选型，由于只有FF封装-3速度等级的才能达到12.5G，注意：1、Forlineratesgreaterthan10.3125Gb
木森ZN
·
2020-07-29 06:52
FPGA
视频
黑金
Xilinx
FPGA学习笔记（一）verilogHDL扫盲文-（1）
verilog简介HDL顾名思义HardwareDescriptionLanguagverilogHDL语言的语法和格式都比较随便，它没有VDLHDL语言那么严谨，因此受到了广泛的应用。0.3RTL级和组合逻辑级笔者的眼中VerilogHDL语言建立的硬件模块可以分为有时钟源和无时钟源。有时钟源的意思是需要时钟信号作为操作最基本消耗单位，硬件模块才能执行。无时钟源的意思就是不需要消费时钟信号，硬件
枫_在路上
·
2020-07-29 06:24
FPGA
verilog
FPGA设计分享
FPGA市场占有率比较高的2大FPGA厂商是altera和
xilinx
其中
xilinx
用的更多些。用的较多的硬件描述语言是VHDL和Verilog。其中verilog用的更多。
玩转deeplearning
·
2020-07-29 06:03
FPGA
FPGA中电源管脚在同一个BANK为何需要多个引脚？
在此链接找到答案：http://
xilinx
.eetop.cn/viewthread-2281981、一个bank内所有的VCCIO要连在一起，即使这个bank没有使用；2、一个back内所有的VCCIO
东辰叶落
·
2020-07-29 05:51
FPGA
FPGA概念理解之：
Xilinx
的Vivado与ISE区别
ISE
Xilinx
ISEDesignSuite（百度百科）是利用新技术来降低总设计成本的电子设计套件软件，借助
Xilinx
ISEDesignSuite的突破性技术提高系统级设计效率并加快产品投产。
Quant_Learner
·
2020-07-29 04:29
FPGA
阿里云发布全新FPGA计算实例F3 采用自研高性能加速卡
官网显示F3采用阿里云自研超高性能FPGA加速卡，搭载
Xilinx
16nmVirtexU
FPGAerClub
·
2020-07-29 04:38
一场由FPGA触发的芯片战争
这篇文章结合了Zilog、Altera、
Xilinx
、Achronix、Intel、IBM、斯坦福、麻省理工、伯克利大学、威斯康星大学、Technion、Fairchild、贝尔实验室、Bigstream
CSDN资讯
·
2020-07-29 04:32
芯片
大数据
编程语言
人工智能
java
XDC约束技巧之时钟篇
Xilinx
©的新一代设计套件Vivado中引入了全新的约束文件XDC，在很多规则和技巧上都跟上一代产品ISE中支持的UCF大不相同，给使用者带来许多额外挑战。
长弓的坚持
·
2020-07-28 23:23
FPGA静态时序分析
xilinx
MPSoC的一些调试经验一（逻辑部份集成的一些小问题）
1.关于SDK下PS给PL的时钟输出ZCU在SDK下的调试需要在runConfiguration中把PLpowerup勾选。否则PS端不会送出PL端的Clock时钟。2.自己写的代码集成到blockdesign中右击模块代码，然后点击addmoduletoblockdesign。就可以加入到block中。如果代码模块里面例化了IP，并且从其他地方拷贝过来的，拷贝时IP只有XCI文件，需要在tcl中
拾贝壳的大男孩
·
2020-07-28 20:11
FPGA设计总结
MPSOC之1——overview、开发板、工具
1.MPSOCoverviewMPSOC是
xilinx
公司推出的新一代集成SOC，比ZYNQ厉害了一个等级。
weixin_30315435
·
2020-07-28 16:58
FPGA查找表
一.查找表（Look-Up-Table)的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,
xilinx
的Spartan,Virtex系列等。
supreme42
·
2020-07-28 12:33
verilog与FPGA学习
SDK中大工程的汉字注释乱码解决方案
遇到的问题，如下图，在使用
xilinx
SDK开发zynq的ps部分时，我拿到的祖传工程的中文注释都变成了乱码。简单有效的解决办法，在用notepad++打开此c文件。
runsunnew1
·
2020-07-28 10:06
zynq开发
sdk技巧
注释乱码
Xilinx
Zynq mpsoc 的 pcie Tandem 配置
参照
Xilinx
《UltraScaleDevicesGen3IntegratedBlockforPCIExpressv4.4》LogiCOREIPProductGuide中的Ch.3章节中的TandemConfiguration.PCIExpressspecification
八档电风扇
·
2020-07-28 05:36
PCIe
NVMe
FPGA学习网站推荐
1FPGA官网毫无疑问，FPGA的两大主力厂商的主页不容错过，所有资料都原滋原味，http://www.altera.com.cn/http://www.
xilinx
.com/，这个也可以由中文的，http
qq_20128363
·
2020-07-28 05:41
AXI4 4.0 FULL 总线协议信号详细定义
并且在
XILINX
VIVADO中绝大部分的IPCORE都支持AXI接口，掌握AXI协议意味着你可以很方便的使用赛灵思的各类IPCORE。
msgoc
·
2020-07-28 04:38
interface
1--FreeRTOS操作系统介绍
摘自：http://
xilinx
.eetrend.com/article/7828http://
xilinx
.eetrend.com/article/7819FreeRTOS(读作"free-arr-toss
tonylau_hnu
·
2020-07-28 03:48
6-2 Verilog Mealy状态机之自动售货机
使用工具：
Xilinx
ISE14.7问题描述：分析：这个系统使用3钟投币输入：5美分，10美分，25美分。一瓶汽水消耗25美分。
hyhop150
·
2020-07-27 23:58
Verilog成长记
Booting Zynq UltraScale Via JTAG，
Xilinx
MPSOC平台使用JTAG加载和运行Uboot的脚本
基本步骤：•ProgramtheProgrammableLogic(PL)bitstream•LoadthePMUfirmware(PMUFW)image•LoadtheFSBLbinary•LoadU-Boot•LoadARMTrustedFirmware(ATF)2tcl脚本targets-set-nocase-filter{name=~"*PL*"}fpgadesign.bittargets
ambercctv
·
2020-07-27 18:45
Lattice系列FPGA入门相关5(FPGA查找表结构和乘积项结构)
时间的诗网站：http://blog.csdn.net/zmq5411/article/details/6361897采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,
xilinx
Times_poem
·
2020-07-27 17:22
vivado-HLS创建工程基础
文章内容主要来自于
Xilinx
官方文档：ug871-vivado-high-level-synthesis-tutorial，所用代码来自于
Xilinx
官方例程：ug871-design-files\2016.1
Hold人民币
·
2020-07-27 15:25
个人随记
FPGA
FPGA工作原理
一.查找表（Look-Up-Table)的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,
xilinx
的Spartan,Virtex系列等。
highhill520
·
2020-07-27 12:14
FPGA Adders: Performance Evaluation and Optimal Design
Carry-SelectAdder）carrylookaheadadder超前进位加法器链式进位加法器（Ripple-CarryAdder）对速度和时延的判断方法：obtainoperationaltimesfrom
Xilinx
timing-simulationsoftwareweeasurecostasthenumberofconfi
highhill520
·
2020-07-27 12:43
performance
optimization
basic
less
Xilinx
SDSoC支持16nm ZynqUltrascale+ MPSoC软件定义编程
全可编程技术和器件的全球领先企业赛灵思公司(
Xilinx
,Inc.
GMY20
·
2020-07-27 11:14
Xilinx
FPGA 的 DNA 加密
欲观原文，请君移步
Xilinx
FPGA都有一个独特的ID，也就是DeviceDNA，这个ID相当于我们的身份证，在FPGA芯片生产的时候就已经固定在芯片的eFuse寄存器中，具有不可修改的属性。
瓜大三哥
·
2020-07-27 09:00
Verilog设计（二）：分频电路设计
尽管大多数设计中会广泛采用厂家集成的锁相环PLL资源进行分频，倍频和相移（每个厂商
Xilinx
/Alter等其开发套件会提供各自的IP），但对对时钟要求不高的基本设计还是需要通过自行设计分频相移，可节省锁相环资源
风中少年01
·
2020-07-16 05:03
Verilog
分频器
偶数分频
奇数分频
CPLD 是什么?
Thisperformanceboostcameatthecostofveryhighcurrentrequirements.
Xilinx
推
NTMR
·
2020-07-16 02:27
FPGA
FPGA
ubuntu16.04学习之安构建嵌入式系统
1、安装32位交叉编译工具链的兼容包apt-getinstalllib32ncurses5apt-getinstalllib32z12、构建
xilinx
交叉编译环境
Xilinx
在gcc的基础上开发了自己的一套交叉编译工具链
herryone123
·
2020-07-16 01:19
Ubuntu
PYNQ开发板使用-使用DMA进行数据搬移（Simple DMA transfer 模式）
AXI_CDMA特性：如果是使用ZYNQ7系列芯片（可能其他
Xilinx
也是通用的），
xilinx
的AXI_CDMA核有两种传输模式：轮询（poll）和中断（intr）；这两种传输模式指的是arm应如何
YGLeeeon
·
2020-07-15 19:30
嵌入式开发实践
PYNQ
Ubuntu 14.04下成功安装ffmpeg与编译配置opencv-2.4.10
1.关于交叉编译环境的配置，Qt与qtcreator的安装有很多博客已经详细讲解了，这里就不作为重点了，列出几个链接：1）交叉编译环境——arm-
xilinx
-linux-gnueabi-参考rainysky
Cason_wang
·
2020-07-15 18:50
OpenCV
Zedboard
linux
一步一步学zedboard之二开发工具Vivado下载安装
登陆赛灵思官网www.
xilinx
.com，选择上方的Downloads选项进入Downloads目录页。
骆驼日记
·
2020-07-15 12:46
zedboard
【ARM杯】关于
Xilinx
FPGA选型
题目要求只能使用Altera的cyclone和max，以及
Xilinx
的Artix和Spartan。因而我们首先对比了
Xilinx
产品线，方便日后选型。
harderandbetter
·
2020-07-15 11:52
FPGA
ARM杯
【ARM杯】关于Modelsim仿真出现“Unknown identifier: unisim”错误的解决办法
Modelsim调试Libraryunisimnotfound.的解决办法
xilinx
调用modelsim时出错#**Error:(vcom-19)Failedtoaccesslibrary'unisim'at"D
harderandbetter
·
2020-07-15 11:52
一些技巧
ARM杯
上一页
39
40
41
42
43
44
45
46
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他