E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
xilinx；
Lattice系列FPGA入门相关5(FPGA查找表结构和乘积项结构)
时间的诗网站：http://blog.csdn.net/zmq5411/article/details/6361897采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,
xilinx
Times_poem
·
2020-07-27 17:22
vivado-HLS创建工程基础
文章内容主要来自于
Xilinx
官方文档：ug871-vivado-high-level-synthesis-tutorial，所用代码来自于
Xilinx
官方例程：ug871-design-files\2016.1
Hold人民币
·
2020-07-27 15:25
个人随记
FPGA
FPGA工作原理
一.查找表（Look-Up-Table)的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,
xilinx
的Spartan,Virtex系列等。
highhill520
·
2020-07-27 12:14
FPGA Adders: Performance Evaluation and Optimal Design
Carry-SelectAdder）carrylookaheadadder超前进位加法器链式进位加法器（Ripple-CarryAdder）对速度和时延的判断方法：obtainoperationaltimesfrom
Xilinx
timing-simulationsoftwareweeasurecostasthenumberofconfi
highhill520
·
2020-07-27 12:43
performance
optimization
basic
less
Xilinx
SDSoC支持16nm ZynqUltrascale+ MPSoC软件定义编程
全可编程技术和器件的全球领先企业赛灵思公司(
Xilinx
,Inc.
GMY20
·
2020-07-27 11:14
Xilinx
FPGA 的 DNA 加密
欲观原文，请君移步
Xilinx
FPGA都有一个独特的ID，也就是DeviceDNA，这个ID相当于我们的身份证，在FPGA芯片生产的时候就已经固定在芯片的eFuse寄存器中，具有不可修改的属性。
瓜大三哥
·
2020-07-27 09:00
Verilog设计（二）：分频电路设计
尽管大多数设计中会广泛采用厂家集成的锁相环PLL资源进行分频，倍频和相移（每个厂商
Xilinx
/Alter等其开发套件会提供各自的IP），但对对时钟要求不高的基本设计还是需要通过自行设计分频相移，可节省锁相环资源
风中少年01
·
2020-07-16 05:03
Verilog
分频器
偶数分频
奇数分频
CPLD 是什么?
Thisperformanceboostcameatthecostofveryhighcurrentrequirements.
Xilinx
推
NTMR
·
2020-07-16 02:27
FPGA
FPGA
ubuntu16.04学习之安构建嵌入式系统
1、安装32位交叉编译工具链的兼容包apt-getinstalllib32ncurses5apt-getinstalllib32z12、构建
xilinx
交叉编译环境
Xilinx
在gcc的基础上开发了自己的一套交叉编译工具链
herryone123
·
2020-07-16 01:19
Ubuntu
PYNQ开发板使用-使用DMA进行数据搬移（Simple DMA transfer 模式）
AXI_CDMA特性：如果是使用ZYNQ7系列芯片（可能其他
Xilinx
也是通用的），
xilinx
的AXI_CDMA核有两种传输模式：轮询（poll）和中断（intr）；这两种传输模式指的是arm应如何
YGLeeeon
·
2020-07-15 19:30
嵌入式开发实践
PYNQ
Ubuntu 14.04下成功安装ffmpeg与编译配置opencv-2.4.10
1.关于交叉编译环境的配置，Qt与qtcreator的安装有很多博客已经详细讲解了，这里就不作为重点了，列出几个链接：1）交叉编译环境——arm-
xilinx
-linux-gnueabi-参考rainysky
Cason_wang
·
2020-07-15 18:50
OpenCV
Zedboard
linux
一步一步学zedboard之二开发工具Vivado下载安装
登陆赛灵思官网www.
xilinx
.com，选择上方的Downloads选项进入Downloads目录页。
骆驼日记
·
2020-07-15 12:46
zedboard
【ARM杯】关于
Xilinx
FPGA选型
题目要求只能使用Altera的cyclone和max，以及
Xilinx
的Artix和Spartan。因而我们首先对比了
Xilinx
产品线，方便日后选型。
harderandbetter
·
2020-07-15 11:52
FPGA
ARM杯
【ARM杯】关于Modelsim仿真出现“Unknown identifier: unisim”错误的解决办法
Modelsim调试Libraryunisimnotfound.的解决办法
xilinx
调用modelsim时出错#**Error:(vcom-19)Failedtoaccesslibrary'unisim'at"D
harderandbetter
·
2020-07-15 11:52
一些技巧
ARM杯
在2017.4版vivado中利用MIG核生成DDR3实例的步骤以及注意事项
ZYNQ7350采用
Xilinx
公司的Zynq7000系列的芯片，型号为XC7Z035-2FFG676。在生成之前，首先要查看开发板中的手册，了解DDR3的相关参数。
石石为山
·
2020-07-15 11:47
FPGA
xilinx
FPGA实现三相电机控制中的经典SVPWM算法--低资源占用，高计算效率
传统的电机控制算法中svpwm均放在DSP中实现，如DSP28335的ePWM模块完成PWM发波。但是，DSP串行执行的特点，在一些高性能控制场合或特殊应用领域，限制了算法性能的提升。FPGA作为可编程逻辑器件，具有高效的并行执行能力，处理一些逻辑判断，移位操作等具有天然的优势。传统的基于FPGA实现三相SVPWM，通常避免不了进行一些乘除运算，特别是三角函数运算，这些是由svpwm算法的本质决定
xingluxiaogong
·
2020-07-15 10:27
技术原创
Xilinx
FPGA SelectIO串并转换IP核使用笔记
IP核参数配置总结页：串行输入，8bit并行输出，single-end信号，速率为SDR，IO时钟驱动缓冲包括了BUFIO\BUFG等原语。第一步：ExampleDesign工程。FPGA的仿真重要性远大于RTL代码，所以本次从simulation的测试文件开始，即moduleselectio_wiz_0_tb();//Fromthesystemintothedevice外部或其他电路到IP核电路
xingluxiaogong
·
2020-07-15 10:27
技术原创
Vivado初学笔记
一、
Xilinx
芯片类型（转自赛灵思官网）目前学习的是7系列。性能从低到高：SPARTAN，ARTIX，LINTEX，VIRTEX。芯片的内部资源在官网中也有介绍，此处就不贴了。
wuli_Thames
·
2020-07-15 09:14
Xilinx
ISE 开发过程中生成的各种文件(一)
电路设计与输入-->功能仿真-->综合优化-->实现过程（翻译、映射、布局布线3个小步骤）-->烧写芯片，在线调试综合优化：XST：全称为
Xilinx
SynthesisTechnology，这是
Xilinx
ISE
长弓的坚持
·
2020-07-15 09:32
FPGA开发
ubuntu16.04安装Vivado 2017.4 教程
安装vivado2017.4主要参考以下博客，并做了一下总结：1.Linux下安装vivado2014.42.在Linux（Ubuntu）下面安装并启动
Xilinx
Vivadovivado2017.4安装和启动步骤总结
wmyan
·
2020-07-15 09:41
Ubuntu 16.04 安装 vivado2018.3
Ubuntu16.04安装vivado2018.3安装vivado可以上
XILINX
官网去下载，这里下载太慢所以提供一下云。
happy orz
·
2020-07-15 09:58
vivado
Vivado2019.2下载（官网&百度云）与安装（手把手）
我们用它，能满足龙芯杯的需要，而且不用license区别如下：下载地址记得创建
xilinx
账号或者登陆！！！
waiting不是违停
·
2020-07-15 08:53
龙芯杯个人赛
基于VIVADO和
Xilinx
FPGA的脉冲压缩的实现
本设计用MATLAB生成回波信号，以及需要用到的系数文件。然后利用VIVADO软件进行FPGA程序的开发与仿真。软件架构流程如图：3.结果：回波信号IQ路、下变频、滤波匹配滤波脉压结果4.注意：参考论文中写得很详细，是很好的学习材料，特感谢原作者。但参照论文笔者没有得到理想的结果，进行更改：1:需自己读入回波数据，可以通过ROM或者$readmemb()；2：论文中将滤波器数据和回波数据转化成-3
linkingincode
·
2020-07-15 08:31
58--FPGA vivado 两路信号相位差估算
DDS1:20.915MHz，相位偏移为0DDS2：20.915MHz，相位偏移为pi（可调）DDS3：20MHz实验任务：求DDS2和DDS1两路信号的相位差低通滤波器：coe文件：;
XILINX
COREGenerator
Frosty flame
·
2020-07-15 07:09
57--vivado 带阻滤波器
ip核coe文件：;
XILINX
COREGenerator™DistributedArithmeticFIRfiltercoefficient(.COE)File;GeneratedbyMATLAB®9.2andtheDSPSystem
Frosty flame
·
2020-07-15 07:37
Linux系统下安装Vivado成功导入license,但是view license status里又找不到license
/xsetup,导致在vivadolicensemanager中loadlicense时显示导入成功，其实导入进去的目录是/root/.
Xilinx
，那么问题就来了，viewlicensestatus搜索
weixin_42698556
·
2020-07-15 07:37
Linux安装vivado
VIVADO2017.4无法下载QSPI解决方案
（1）“指定fsbl”文件修改根据文档说明，从VIVADO2017.3版本开始，
Xilinx
官方为了使Zynq-7000和ZynqUltraScale+实现流程相同，在QSPIFLASH使用上做了变化，
Huskar_Liu
·
2020-07-15 07:41
vivado
2019.6.17
Xilinx
FPGA Zynq DMA驱动 Linux测试
PL端参考本文：http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.htmlhttps://blog.csdn.net/qq_20091945/article/details/70194026github：*使用vivado2018.2，linaro15.4，设备树卡一半内存，设置一半留给操作系统，一半留给FPGA做共享
Kang.lee
·
2020-07-15 06:33
FPGA
嵌入式linux
2019.12.29
xilinx
SDK交叉编译工具 编译脉冲神经网络仿真器NEST 运行在PYNQ板卡
2019.12.29
xilinx
SDK交叉编译工具编译NEST运行在PYNQ板卡–如有错误之处，请不吝赐教！
Kang.lee
·
2020-07-15 06:33
脉冲神经网络
FPGA
pynq
2020.4.27
xilinx
PYNQ HLS开发 --以sobel为例
79479208pynq官方文档：http://pynq.readthedocs.io/en/latest/python_environment.htmlpynqgithub开源项目：https://github.com/
xilinx
Kang.lee
·
2020-07-15 06:02
FPGA
pynq
嵌入式linux
2019.9.10
Xilinx
FPGA Zynq 通过FPGA Manager加载比特流
使用/dev/字符设备加载比特流本文参考：https://
xilinx
-wiki.atlassian.net/wiki/spaces/A/pages/18841750/Solution+Zynq+PL+
Kang.lee
·
2020-07-15 06:02
FPGA
vivado 2018.2官方下载
下载地址：https://china.
xilinx
.com/support/download.html需要再注册一下就好。之后的安装步骤就和一般的安装教程一样啦。
果乐果香
·
2020-07-15 06:42
FPGA学习
VIVADO中IO管脚分配 IO PLANING
1.从原理图导出管脚分配文件，这个适用于altera
xilinx
的管脚分配2.对于DDR的管脚分配，我们可以在MIGIP配置时，直接在IP核配置中输入管脚分配；在这个界面中，如果事先有准备好的XDC/UCF
weixin_34329187
·
2020-07-15 05:29
关于
xilinx
14.6在modelsim SE 10.1a仿真中遇到的若干问题
1.在使用ModelSim软件对
Xilinx
ISE进行后仿真时，需要先编译
Xilinx
的仿真库。这个在网上一搜一大堆。
weixin_34167043
·
2020-07-15 05:21
Zynq-7000 FreeRTOS(一)系统移植配置
：VIvadoHLx2018.2从FreeRTOS的官网中下载源代码：https://www.freertos.org/a00104.html图：FreeRTOS的官网上图中，点击能支持的MCU，找到
Xilinx
weixin_34116110
·
2020-07-15 05:47
FPGA内部结构（
Xilinx
）
本文主要以
Xilinx
VirtexⅡ系列为例，对FPGA内部结构作简要介绍，其内容主要来自
Xilinx
VirtexⅡdatasheet、userguide、以及其它来自
Xilinx
网站上的资料。
我是嘻哈大哥
·
2020-07-15 04:52
vivado中如何使用chipscope
如何使用chipscope参考：https://www.cnblogs.com/liujinggang/p/9813863.html
Xilinx
FPGA开发实用教程---徐文波田耘1.ChipScopePro
weixin_33750452
·
2020-07-15 04:42
FPGA ：学习交流的网站和社区
1.学习网站https://www.fpga4fun.com/最推荐的一个学习网站2.交流社区https://www.
xilinx
.com/support.html首推
Xilinx
官方的问答社区http
刻一
·
2020-07-15 04:42
FPGA
ZedBoard学习（5）-ZedBoard和System Generator
Zynq中包含了一个FPGA内核和两个Cortex-A9内核，尽管功能十分的强大，又非常的时髦，但是本质上讲和之前
Xilinx
的FPGA硬核PowerPC没什么区别，无非是PowerPC换成了更加有前景的
weixin_30872671
·
2020-07-15 03:04
Xilinx
Vivado的使用详细介绍（1）：创建工程、编写代码、行为仿真
Xilinx
Vivado的使用详细介绍（1）：创建工程、编写代码、行为仿真Author:zhangxianhe新建工程打开Vivado软件，直接在欢迎界面点击CreateNewProject，或在开始菜单中选择
weixin_30745553
·
2020-07-15 03:08
Xilinx
zynq-7000系列FPGA移植Linux操作系统详细教程
Xilinx
zynq-7000系列FPGA移植Linux操作系统详细教程一：前言最近手上压了一块米联客的Miz7035，一块
xilinx
zynq-7000系列的开发板，想着正好学习一下linux在ARM9
weixin_30653023
·
2020-07-15 03:52
xilinx
Vivado的使用详细介绍（2）：创建工程、添加文件、综合、实现、管脚约束、产生比特流文件、烧写程序、硬件验证...
xilinx
Vivado的使用详细介绍（2）：创建工程、添加文件、综合、实现、管脚约束、产生比特流文件、烧写程序、硬件验证Author:zhangxianhe新建工程打开Vivado软件，直接在欢迎界面点击
weixin_30477797
·
2020-07-15 03:56
Xilinx
下载安装与在win10闪退问题解决方法
Xilinx
的14.4版本的下载链接链接:https://pan.baidu.com/s/1pLK2hOv密码:4a7c链接如果失效可以在评论区联系我~下载后解压到以下目录后点击xsetup.exe安装过程一直默认就行
weixin_30391339
·
2020-07-15 03:41
xilinx
的bit文件格式如何写入FPGA
当你想把bit文件通过程序写入fpga的时候，你会发现总是不对。因为bit格式是bitgen生成的jtag用的格式。使用impact工具能够完成转换。表5-19常用的XilixnFPGA配置文件格式列表如果你想通过代码直接读取，就需要了解文件结构了。网上搜了搜，没有这类的应用。特将研究成果写下来，为后来人使用方便。ushortsiglengthchar[]sigushortversion[0001
wdxzkp
·
2020-07-15 02:58
如何单独打开
Xilinx
SDK项目工程
URL:http://www.cnblogs.com/dragen/archive/2013/05/28/3103720.html对于一个ZYNQ的项目，我们在根目录下有如下文件：PROJECT.cachePROJECT.dataPROJECT.sdkPROJECT.srcsPROJECT.ppr.PPR文件是PLANAHEAD的工程文件，在WINDOWS下面可以直接双击打开，PROJECT.ca
公孙璃
·
2020-07-15 02:36
Zynq学习笔记
VIVADO网表文件DCP，edf
为了便于模块化设计，同时保护自己的知识产权，
Xilinx
VIVADO提供两种代码封装方法：DCP文件和edf文件。
嘻哈哪吒
·
2020-07-15 01:06
Vivado+FPGA学习之第一次上电
开发平台：Vivado2015.2FPGA：
Xilinx
Virtex-7系列芯片一上来就碰到这种高端FPGA芯片，没有什么资料，至于下面的FPGA的板子也是自制的（上面没有按钮，没有数码管，只有2个led
永不放弃EX
·
2020-07-15 01:19
FPGA
Zedboard Linux移植笔记
1.工具准备安装交叉编译器arm-
xilinx
-linux-gnueabi.binlinux内核源码(可从
Xilinx
或Digilent的GitHub中下载)：
Xilinx
linux-xlnxDigilentlinux-Digilent-Dev
路依然远
·
2020-07-15 01:37
Zedboard
vivado设计流程
vivado是
xilinx
公司出的一款新型开发工具，与之前的ISE设计流程的区别就是它采用统一的数据模型。
魔亦有道
·
2020-07-15 01:53
Zedboard学习
vivado入门与提高
petalinux-config -c kernel 出错
从头到尾的撸UG1144，虽然安装petalinux的方法本身就是错的，另外yocto的附属arm工具也一个字都没有提（可能我没撸完），配置内核的时候就出错了，还好forums.
xilinx
.com上面也有一堆人有这个问题
边城1987
·
2020-07-15 00:02
zynq
petalinux16.4
上一页
40
41
42
43
44
45
46
47
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他