zynq开发测试

zynq--7z035 官方zynq开发板实现PL按键通过EMIO扩展到PS控制PL的LED（采用中断模式）

前面的部分请参考：https://blog.csdn.net/weixin_42066185/article/details/104066170将上面的例子修改成为中断模式情况：/**main.c**Createdon:2020年1月21日*Author:Scottar*/#include"stdio.h"#include"xparameters.h"#include"xgpiops.h"#inc
没有水杯和雨伞的工科男·2020-08-04 06:54

python后端面试题

它的MTV框架,自带的ORM,admin后台管理,自带的sqlite数据库和开发测试用的服务器给开发者提高了超高的开发效率2.Flask是轻量级的框架,自由,灵活,可扩展性很强,核心基于WerkzeugWSGI
特行独立的猫·2020-08-04 06:59

关于zynq

ddr2片ddr3，216位设mig内核时钟频率为400m，则数据频率为800m,带宽为800mhz32bit.XDLVivado的约束文件.UCFISE的约束文件microblaze(软核）使用类似于zynqcpu
Cheryl_Lv·2020-08-04 06:24

ZYNQ 学习之PLL产生时钟点亮LED

modulepll_led(inputclk_sys,inputrst_n,outputreg[7:0]led);wireclk_50M;wirelocked;reg[31:0]timer_cnt;//产生50MHz时钟给led工作使用clk_wiz_0clk_50M_init(//Clockoutports.clk_out1(clk_50M),//outputclk_out1//Statusan
Bronceyang131·2020-08-04 06:17

ZynqNet解析（四）FPGA端程序解析

背景：ZynqNet能在xilinx的FPGA上实现deepcompression的网络，FPGA端程序运用传入每层数据运算后存在DRAM上。目的：读懂ZynqNet的FPGA端的代码。
祥瑞Coding·2020-08-04 05:32

springboot动态调整日志级别

当项目部署到开发测试环境之后，就无法随心所欲通过修改配置文件来修改日志级别，此时就需要动态的调整日志级别来满足调试需求。
weixin_34417814·2020-08-04 05:51

Zynq7000术语详解，不懂啥是PL，PS，APU，SCU？那就进来看看吧

Zynq7000术语详解，不懂啥是PL，PS，APU，SCU？
weixin_34032779·2020-08-04 05:28

驱动学习5： zynq实现点亮led

驱动代码：#include#include#include#include#include#include#include//包含了device、class等结构的定义#include//包含了ioremap、iowrite等内核访问IO内存等函数#include//包含了copy_to_user、copy_from_user等#defineDEVICE_NAME"axiled"#defineCL
weixin_30420305·2020-08-04 04:10

Zynq7000术语详解

URL:http://www.openhw.org/bbs/article_1237_380029.html相信大家刚看到Zynq手册的时候，对着那么一大堆缩略语肯定是一头雾水，特转来一篇文章，为大家解惑摘要
公孙璃·2020-08-04 03:47

初学Zynq与Vivado

板子型号是XilinxZynq-7000XC7Z045FFG900–2也就是这一块：【可能需要科学上网】http://www.xilinx.com/products/boards-and-kits/ek-z7
Joyce_Ng·2020-08-04 03:44

FPGA - Zynq - 加载 - BootRom

FPGA-Zynq-加载-BootROM题外话BootROMBootROMHeaderDefinitionBootROMHeaderSearchingandLoading总结题外话第一次使用Markdown
禾刀围玉·2020-08-04 02:22

AI时代取代手机：语音交互设计漫谈

LyndonCerejo发表于SMASHINGMAGAZINE的DesigningVoiceExperiences，全文通过构建一个语音问答类的益智游戏来分享了作者关于语音体验设计的经验，涵盖了一个语音应用程序从设计到开发测试及上线的整个流程
fesng·2020-08-04 02:47

MYIR-ZYNQ7000系列-zturn教程(26)：自定义axi_lite IP点亮LED灯

开发板环境：vivado2017.4，开发板型号xc7z020clg400-1，这个工程主要功能是自定义一个axi_liteIP然后在SDK中控制LED闪烁工程链接：https://pan.baidu.com/s/1W2p50NZP6hKMQEdFbTcLDA提取码：r5knstep1新建一个vivado工程和自定义一个axi_liteIP核然后在这个工程路径下新建一个IP文件夹用于存放自定义IP
虚无缥缈vs威武·2020-08-04 01:33

MYIR-ZYNQ7000系列-zturn教程(4)：gpio_emio

开发板环境：vivado2017.1，开发板型号xc7z020clg400-1，这个工程主要本章描述怎样通过EMIO引出GPIO，并控制三色灯D34（博客末尾为大家提供了网盘的工程源代码大家可以下载）step1这是已经新建好的vivdao工程(如果大家不会新建vivado工程请参考我上篇博文hello_worldhttp://blog.csdn.net/taowei1314520/article/
虚无缥缈vs威武·2020-08-04 01:33

zynq FPGA学习杂谈记录

1.关于XADCzynq及7系列FPGA均包含一个XADC硬核模块，含2个12-bit1MSPSA/D，这东西可以不例化就能正常工作，但若想通过FPGA逻辑访问状态寄存器，则必须例化2.Build-inFIFO
tc_xjyxhd·2020-08-04 01:01

MYIR-ZYNQ7000系列-zturn教程(6)：uart_cycle

开发板环境：vivado2017.1，开发板型号xc7z020clg400-1，这个工程主要实现的功能是能在uart上进行数据的回传，也就是串口调试助手发送数据后开发板接收到后会将数据返回给串口。（博客末尾为大家提供了网盘的工程源代码大家可以下载）step1这是已经新建好的vivdao工程(如果大家不会新建vivado工程请参考我上篇博文hello_worldhttp://blog.csdn.ne
虚无缥缈vs威武·2020-08-04 01:00

MYIR-ZYNQ7000系列-zturn教程(2)：Hello_World

开发板环境：vivado2017.1，开发板型号xc7z020clg400-1（工程末尾提供了工程源代码大家可以去网盘下载）step1点击File->NewProject新建一个vivado工程step2在弹出的对话框中点击Nextstep3在弹出的对话框中填写工程保存路径和工程名，如下图所示step4单击Nextstep5单击Nextstep6单击Nextstep7在弹出的对话框中选择Speed
虚无缥缈vs威武·2020-08-04 01:00

MYIR-ZYNQ7000系列-zturn教程(5)：gpio_axi

开发板环境：vivado2017.1，开发板型号xc7z020clg400-1，这个工程主要功能是调用一个axi_gpio核然后通过这个axi_gpio核控制三色灯D34闪烁。Step1这是已经新建好的vivdao工程Step2点击FlowNavigator下的CreateBlockDesion新建一个BlockDesion在弹出的对话框中可以自己填写新建的BlockDesion名称，我这里选择默
虚无缥缈vs威武·2020-08-04 01:00

ZYNQ入门闪灯

`timescale1ns/1ps////////////////////////////////////////////////////////////////////////////////////Company://Engineer:////CreateDate:2017/08/1315:26:59//DesignName://ModuleName:led//ProjectName://Ta
师英杰·2020-08-04 00:35

ubuntu+systemtap进行Linux内核和用户空间开发测试

ubuntu+systemtap进行Linux内核和用户空间开发测试Sailor_foreversailing_9806#163.com(本原创文章发表于Sailor_forever的个人blog，未经本人许可
杨帆_8318·2020-08-04 00:33

ZYNQ（二）：PS定时器使用

说明：开发软件：vivadeo和SDK开发平台：黑金的zynq7010一、具有中断的定时器二、简单定时器说明：私有定时器zynq中每个ARMcore都有自己的私有定时器，私有定时器的工作频率为CPU的一半
呆木木-先生·2020-08-03 23:13

ZYNQ的学习记录 - SOC(1)硬件环境搭建

首先，搭建一个硬件环境：ZYNQ里面DDR、时钟、外设IO的配置跟板子有关，比如之所以选择48、
全栈程序汪·2020-08-03 22:23

ZYNQ笔记（一）

软核处理器和硬核处理器的区别也很明显，软核处理器主要通过FPGA片内的LUT、BRAM等设计资源实现的，比如xilinx公司提供的MicroBlaze软核；而硬核处理器就不一样了，是使用硅片上专门的单元实现一个处理器，比如Zynq
JOY_shiyue·2020-08-03 22:18

PYNQ开发板使用 Vivado PL 及PS调用

PYNQ手册原理图管脚等http://www.tul.com.tw/productspynq-z2.htmlPL使用当做zynq的FPGA单独使用，verilog语言microUSB下载，跳线换成JTAG
rrr2·2020-08-03 22:27

ZYNQ-什么是IP核

IP核（IntellectualPropertycore）知识产权核或知识产权模块。IP定义为“用于ASIC或FPGA中的预先设计好的电路功能模块”。概述IP（知识产权）核将一些在数字电路中常用，但比较复杂的功能块，如FIR滤波器、SDRAM控制器、PCI接口等设计成可修改参数的模块。随着CPLD/FPGA的规模越来越大，设计越来越复杂（IC的复杂度以每年55%的速率递增，而设计能力每年仅提高21
温温尔耳·2020-08-03 21:06

ZYNQ 使用EMIO点亮LED

硬件：XilinxZynq-7000SoCZC706版本:vivado2015.4目的：同时闪烁3个灯。点亮分为PS和PL两部分。PL属于硬件连接。
决战北京城·2020-08-03 20:18

分布式服务框架的服务治理

服务治理的历史变迁：第一代：以IBM为首的SOA解决方案提供商退出的针对企业IT系统的服务治理框架，主要聚焦在对企业IT系统中异构服务的质量管理、服务发布审批流程和服务建模、开发测试以及运行生命全周期的管理第二代
njys1·2020-08-03 20:58

基于zynq的网络性能测试工具

Netperf是一种网络性能测量工具,主要针对基于TCP或UDP的传输,Netperf根据应用的不同,可以进行不同模式的网络性能测试，即批量数据传输（bulkdatatransfer）模式和请求/应答（request/reponse）模式。Netperf测试结果所反映的是一个系统能够以多快的速度向另外一个系统发送数据，以及另外一个系统能够以多块的速度接收数据。一netperf简介1.1.工作原理N
mz454619501·2020-08-03 20:58

ZYNQ关于挂载UBI卷时候出现的错误

问题描述：zynq挂载ubi卷的时候，出现错误zynq>ubimkvol/dev/ubi0-n0-Nuavde-s35MiBlibubi:error!
mz454619501·2020-08-03 20:27

zynq i2c软核连接mcp79410RTC

1、设备树更改IIC:i2c@0x41600000{compatible="xlnx,xps-iic-2.00.a";interrupt-parent=;interrupts=;reg=;clocks=;#address-cells=;#size-cells=;mcp_rtc:rtc@6f{compatible="microchip,mcp7941x";reg=;};};2、因为mcp7941用到
ma_cheng_yuan·2020-08-03 19:42

ZYNQ1-PL端调用PS端的时钟

PL端调用PS端的时钟对于ZYNQ7系列开发板中，XC7z020CLG400的开发板中，PL端没有独立的时钟供给，如需用到PL端的开发，可以调用PS端的时钟或者在底板上外接时钟。
灵思2019·2020-08-03 19:27

zynq的Microblaze软核运行

helloworld.c内容:/********************************************************************************Copyright(C)2009-2014Xilinx,Inc.Allrightsreserved.**Permissionisherebygranted,freeofcharge,toanypersonob
liuzq·2020-08-03 19:56

pynq-z2 初识(五) PYNQ-Z2的基本框架和设计内容初探

文章目录基本框架OverlayDesign设计PL设计OverlayTclfileZynq的PS端设置已有的overlay基本框架Zynq是基于双核ARMCortex-A9处理器(称为处理系统或PS-ProcessingSystem
豆沙粽子好吃嘛!·2020-08-03 18:24

《Python 3面向对象编程》试读笔记

作为一个开发测试，必然要掌握很多很多的语言，之前用过JAVA,C#,Ruby等，最近被要求把UI自动化部分从C#转成python于是乎决定好好学习下python虽然以前也知道一些正好最近又在研究小爬虫SCRAPY
iteye_19922·2020-08-03 18:27

提高 Java 代码质量

软件测试自动化Java开发测试与IBMRational产品平台高质量代码中往往缺陷更少！确保高的Java代码质量有两个步骤：尽早并经常地编写各个层次的测试用例，以及持续的监测质量状况。
cdtdx·2020-08-03 15:25

学习ZYNQ之FPGA8（led灯闪烁）

上图为控制led灯闪烁的原理图，其中时钟信号、复位信号为输入信号，led为输出信号，led包括led0和led1，所以输出信号应该是两位的，时钟的频率为50MHz，所以计时一秒需要50M次。本次实验以两个灯分别亮0.5秒。核心板和底板的led灯都是共阴极的，需要给高电平。moduleled_twinkle(inputclk,//定义时钟信号inputrst_n,//定义复位信号，低电平有效outp
带刺的小乌龟·2020-08-03 15:10

ZYNQ进阶之路1--PL流水灯设计

对ZYNQ的学习的渴望由来已久，前不久买了一个基于xc7z010的开发板，现在将自己的学习的进阶之路记录在此，希望能给想要入门的ZYNQ学习者一点帮助，本人也刚开始学习，能力有限，其中若有不足之处希望大家多多交流
鹏哥DIY·2020-08-03 14:20

SylixOS 基于ZYNQ的时钟频率修改详解

概述本文档以ZYNQ7000平台为例，详细介绍如何去修改ZYNQ的时钟频率。时钟频率修改流程ZYNQ7000的时钟频率修改流程，如图2.1所示。
WY_Studying·2020-08-03 14:20

Xilinx Zynq-7000 SoC高性能处理器的串口、CAN接口

TLZ7x-EasyEVM是广州创龙基于XilinxZynq-7000SoC设计的高速数据采集处理开发板，采用核心板+底板的设计方式，尺寸为160mm*108mm，它主要帮助开发者快速评估核心板的性能。
Tronlong_·2020-08-03 14:01

ZYNQ7000开发板（zedboard）定时器中断实验——LED闪烁

vidoda设计和gpio_mio实验硬件相同PS-PLConfiguration->generalSDK设计#include#include"xparameters.h"#include"xgpiops.h"#include"xstatus.h"#include"xplatform_info.h"#include#include"sleep.h"#include"xscutimer.h"#inc
RyanLee90·2020-08-03 13:45

Xilinx ZYNQ开发板资料共享

ZYNQ7010【ZYNQ】特权老师XilinxZYNQ资料【ZYNQ】黑金AX7010ZYNQ7015【ZYNQ】黑金XilinxZYNQ资料（7015）ZYNQ7020【ZYNQ】黑金AX7020【
碎碎思·2020-08-03 13:04

利用 Fiddler 断点捕获修改接口 Response 响应数据的步骤

Fiddler三、开启断点捕获修改响应数据步骤第一步：开启AfterResponse第二步：查找要修改数据的接口第三步：去掉响应数据的编码压缩第四步：修改响应数据第五步：将响应数据重新编码压缩发送一、前言在开发测试过程中
Nick Peng·2020-08-03 13:27

学会Zynq（3）Zynq的软件开发基础知识

上一篇简单解释了Zynq配置的相关概念，本文将对Zynq-7000的软件开发进行简单介绍。如果设计者已经对ARM的开发方法很熟悉，上手Zynq的软件开发也会更快，相关概念理解起来也更快。
FPGADesigner·2020-08-03 12:20

一步步学习zynq软硬件协同开发（AX7010/20）【FPGA+ReWorks】：创建自定义IP实现rtc读写

一、实验环境及目的板卡：AX7010Vivado版本：2017.4开发机：I52.2GHZ8GBWIN7_X64参考文档：《ALINX黑金ZYNQ7000开发平台配套教程》实验目的：掌握ZYNQPL端的开发流程
漫步的风暴·2020-08-03 12:17

在ZYNQ-7000平台上利用PS点亮PL上的LED灯

在ZYNQ-7000平台上利用PS点亮PL上的LED灯1、实验方案图1实验方案系统框图2、具体步骤2.1、vivado工程建立①打开vivado集成开发环境，点击“CreateProject”，如下图所示
weixin_30951231·2020-08-03 11:15

FPGA的软核与硬核

硬核zynq和pynq系列的fpga都是双ARM/Cortex-A9构成，这里的ARM处理器为硬核，Cortex-A9部分为FPGA部分。即整体分为两部分：PS/PL。
weixin_30558305·2020-08-03 11:02

MYIR-ZYNQ7000系列-zturn教程(8)-PS给PL时钟点亮LED

开发板环境：vivado2017.1，开发板型号xc7z020clg400-1，这里用的这个工程是“从新建工程到下载bit”这个工程里的流水灯，这个工程没有用z-turn板提供的时钟而且用ZYNQ核提供的时钟给到
虚无缥缈vs威武·2020-08-03 11:28

基于mysql的hive安装配置(apache-hive-2.0.1-bin.tar.gz)

引言：Hive是一种强大的数据仓库查询语言，类似SQL，本文将介绍如何搭建Hive的开发测试环境。1.什么是Hive?
赵厚雄·2020-08-03 11:46

ZYNQ3-PS端协同PL端控制LED流水灯实验

ZYNQ3-PS端协同PL端控制LED流水灯实验本实验主要介绍通过PS端点亮PL端之间的数据通信，在SDK开发环境中进行ARM程序设计以实现PL端的流水灯功能。1，新建VAVIDO工程。
灵思2019·2020-08-03 10:14

Xilinx部分略缩语，ARM与FPGA，MicroBlaze与Neon、Nios2等

一些关于Xilinx中的FPGA和ARM的感悟以Zynq-7000为例，里面集成了FPGA和ARM处理系统，这两个模块在此板上是分别独立存在的。
hyzzoe·2020-08-03 10:39
上一页 50 51 52 53 54 55 56 57 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他