E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
zynq开发测试
SpringBoot之RabbitMQ的AmqpAdmin开发使用
背景:前期我们的队列和交换机是直接在RabbitMQ管理平台上自己进行创建和绑定的,详情见之前的博客:基于MQ平台实现RabbitMQ的3种传输类型的测试下面我们将具体进行相关的
开发测试
说明:首先了解一下整体开发
gcglhd
·
2020-08-07 13:44
02-
ZYNQ
学习(逻辑篇)之FPGA LED控制实验
一、创建工程1.启动Vivado2015.4开发环境(在开始菜单中选择XilinxDesignTools->Vivado2015.4->Vivado2015.4。或者双击桌面的Vivado2015.4的图标直接打开软件。2.在Vivado2015.4开发环境里双击CreateNewProject的图标。3.弹出一个Vivado的工程向导,点击Next按钮。4.在弹出的对话框中输入工程名和工程存放的
【星星之火】
·
2020-08-07 13:38
ZYNQ
ZYNQ系列学习
PYNQ上手笔记 | ① 启动Pynq
PYNQ项目是一个支持Xilinx
Zynq
器件的开源软件框架,目的在于借助Python降低
Zynq
嵌入式系统开发门槛,有丰富的组件:可编程逻辑的
dongchao6589
·
2020-08-07 13:01
开发工具
python
嵌入式
Kevin_HeYongyuan
Zynq
Cache问题的解决方法
Kevin_HeYongyuan
Zynq
Cache问题的解决方法原文转自:http://www.openhw.org/module/forum/thread-546879-1-1.html在进行PS-PL
dongtingxun123
·
2020-08-07 13:31
ZYNQ
7000系列 DDR读取正确性
【摘要】使用
ZYNQ
或者MPSoC的好处是可以通过PL逻辑设计硬件加速器,对功能进行硬件加速。加速器和ARM之间的交互信息一般包含自定义加速指令传递、待计算数据以及计算结果。
dongtingxun123
·
2020-08-07 13:31
python在GNSS测试方面的应用&个人FLAG
目录
开发测试
工程师概念和定义工作概述其他想法
开发测试
工程师概念和定义测试开发工程师目前的可以分为以下几个方向:web方向的测试自动化APP移动端的测试自动化(安卓)UI桌面端应用的测试自动化宽泛的自动化将手工测试转成代码执行上面是个人见解
一只不想吃骨头的狗
·
2020-08-07 13:19
python自动化
zynq
7000平台AXI_lite与Native FIFO接口设计
最近玩了一下xilinx的
zynq
7000系列,用的是黑金的一款开发板,主要是用来测试一款ADC。
at91rm9200
·
2020-08-07 12:17
嵌入式系统
device tree中对PCIe的描述
/dts-v1/;/{compatible="xlnx,
zynq
mp-zu9","xlnx,
zynq
mp";#address-cells=;#size-cells=;model="ZCU102RDB
ambercctv
·
2020-08-07 12:42
[Xilinx
ZYNQ
] #5 常用电平接口
FPGA和
ZYNQ
开发中会涉及各种电平接口,如下图注:可参考UG471--SupportedI/OStandardsandTerminations章节LVTTL、LVCMOS总所周知,TTL和CMOS是数字电路中两种常见的逻辑电平
Zenor_one
·
2020-08-07 12:40
[Xilinx
ZYNQ]
超过飞飞系列-
ZYNQ
之FPGA学习3.1点亮LED灯(基于正点原子
ZYNQ
)
一、基础知识由于二极管样机与
ZYNQ
的管教相连,只需要改变与LED灯相连的
ZYNQ
管脚的电平,LED灯的亮灭状态就会发生变化。高电平——亮,低电平——灭。
飞飞要我要在你上面
·
2020-08-07 10:19
ZYNQ
Vagrant:更好的个人开发环境
但是个人的
开发测试
环境,可能就没有这么完美。也许是公司公用的几台测试机,也许是自己的本地环境。折腾出了问题,还是比较麻烦的。
霍思通
·
2020-08-07 02:26
vagrant
mysql
支付宝 单笔转账到支付宝账户接口 - 提现
实现用户提现资金自动到账前期的支付宝配置可以参考文章支付宝配置(新版)当前开发环境:WindowsphpstudyThinkPHP5支付宝接口新版1.0实现提现的步骤1开发者平台进行签约2找到开发文档3实际
开发测试
qq_26995601
·
2020-08-05 16:54
支付宝接口
PHP
测试驱动开发 测试前移_如何开始测试驱动的开发
测试驱动
开发测试
前移经常转向测试驱动开发(TDD)的软件开发人员经常联系我。他们了解,首先描述期望,然后编写满足这些期望的代码是编写软件的最佳方法。
cumo3681
·
2020-08-05 16:44
在
Zynq
AP SoC设计中使用HLS IP(一)
本文展示了如何在
Zynq
APSoC设计中使用HLSIP。在
Zynq
器件应用VivadoHLSIP这里集成了HLSIP和由HLS创建的软件驱动,目的是控制在
Zynq
器件上实现的IP设计。
钱小波
·
2020-08-05 15:46
高级综合
FPGA实践教程(一)用HLS将c程序生成IPcore
本文档系列是我在实践将神经网络实现到Xilinx的
zynq
的FPGA上遇到的问题和解决方法。
祥瑞Coding
·
2020-08-05 15:45
FPGA
FPGA实践教程
Zynq
Net解析(五)具体硬件实现
背景:
Zynq
Net能在xilinx的FPGA上实现deepcompression。目的:读懂
zynq
Net的代码中关于硬件实现的部分。
祥瑞Coding
·
2020-08-05 15:45
FPGA
c/c++
机器学习
zynqNet
Zynq
开发之HLS
Zynq
开发之HLS由FPGA菜鸟于星期三,06/28/2017-11:53发表HLS简介HLS(HighLevelSynthesis)即高层次综合,不同于以往的FPGA逻辑开发,是用HDL编写的,开发周期长
weixin_33724659
·
2020-08-05 14:31
Vivado HLS(
zynq
TRD)源码分析
概述源码是官方的2014.4TRD工程里的,整个工程是基于zc702板子的,但手里只有块小zybo>_Y_WINDOW;//typedefhls::LineBufferY_BUFFER;//hls特有的memory结构具体特征说明见下方for(introw=0;row>new_pix;tempx=new_pix;buff_A.insert_bottom(tempx.val[0],col);//插入
TiH2S
·
2020-08-05 14:32
Zynq
ZYNQ
学习(二)----关于video in to axi4-stream
ZYNQ
学习(一)分析了AXISTREAM的接口信号。分析VDMA之前,先看看PG043VideoIntoAXI4-Stream对于video转成AXIS的处理。
skyplain1984
·
2020-08-05 14:42
FPGA
zynq
开发之HLS
HLS简介HLS(HighLevelSynthesis)即高层次综合,不同于以往的FPGA逻辑开发,是用HDL编写的,开发周期长、难度大。而HLS可以使用C,C++,SystemC以及OPenCL等编写,通过高层次综合,可以把软件代码转化为硬件描述语言,可以大大加快开发速度,使软件工程师也可以编写硬件语言。HLSOpenCV简介OpenCV是开源的图像处理和计算机视觉库,它支持多种操作系统、包含多
skyplain1984
·
2020-08-05 14:42
FPGA
Zynq
学习(一)----AXI STREAM接口
AXI4-Stream协议是一种用来连接需要交换数据的两个部件的标准接口,它可以用于连接一个产生数据的主机和一个接受数据的从机。当然它也可以用于连接多个主机和从机。该协议支持多种数据流使用相同共享总线集合,允许构建类似于路由、宽窄总线、窄宽总线等更为普遍的互联。AXI4-Stream接口的信号线定义如下所示。比较重要的信号线有:ACLK为时钟线,所有信号都在ACLK上升沿被采样;ARESETn为复
skyplain1984
·
2020-08-05 14:11
FPGA
zynq
hls定点数计算
本节介绍如何使用HLS进行定点运算以及如何与
zynq
cpu交互。HLS中,有头文件ap_fixed.h,极大的方便了我们使用定点数,具体情况略。
qq_40268672
·
2020-08-05 14:49
"30年---我与赛灵思FPGA的故事”:
ZYNQ
-7000使用总结(6) ——AXI接口简述
由allan于星期五,06/27/2014-17:35发表在前面的几个例子中,我们经常会看到AXI接口或是总线,那么AXI到底是什么呢?如果你想进行系统的了解,可以查阅Xilinx的文档UG761《AXIReferenceGuide》。这里如文章题目,只是做一个简答的介绍,主要提炼出一些知识点。大部分是翻译的那篇文章,有的地方为了表述准确,直接引用原文。AXI全称AdvancedeXtensibl
青蛙嘎嘎
·
2020-08-05 13:36
xilinx文档汇编-草稿
文章目录用户手册hlsMPSoC:EmbeddedDesignTutorial
zynq
petalinuxtimingTCLVivado设计方法OOC提高vivado的编译速度logicdelay、netdelay
jerwey
·
2020-08-05 13:35
GP笔记
workplace\G_Pulse\U_BOOT_fromGP\boot}loady0x10000000%cdimages/linux%petalinux-package--boot--formatBIN--fsbl
zynq
mp_fsbl.elf
jerwey
·
2020-08-05 13:35
FPGA
zynq
学习笔记
文章目录petalinux设计流程简介设计流程步骤1.petalinux-createpetalinux-create-tprojectpetalinux-create-tCOMPONENT2.petalinux-config3.petalinux-build4.petalinux-packagebootprebuiltpetalinux-bootSDboot自定义工程设置INITRAMFS启动自
jerwey
·
2020-08-05 13:35
FPGA
ViVADO HLS 图像的获取
使用VIVADOHLS视频库在
zynq
-7000全可编程soc上加速OPENCV应用的开发,将大大提升我们的计算机视觉开发。
微信公众号:FPGA开源工作室
·
2020-08-05 12:29
制作ZedBoard-linaro-desktop-ubuntu全过程之运行linaro系统
ZedBoard-linaro-desktop-ubuntu全过程作者:Alston若水1、准备阶段(1)目标板子:ZedBoardREVD系统信息:(装完以后的,比官方带的系统要更新很多东西)Model:
Zynq
ZedDevelopmentBoardBoard
Alston若水
·
2020-08-05 12:11
zedboard
iOS开发证书申请教程(udid真机调试测试)
2、iOS发布证书当APP
开发测试
好后上线就需要用到iOS发布证书,用iOS发布证书打包的ipa才能上传到AppStore审核。
qtb58
·
2020-08-05 02:27
搭建个人国密CA(Certification Authority)
在前面一篇文章《搭建国密SSL
开发测试
环境》中,我们制作了一个自签名证书。通常情况下,用作调试简单的客户端/服务器端通信,足够了。然而,现实世界的证书要复杂的多,涉及到CA、证书链、
云水木石
·
2020-08-05 01:48
3.网络安全
信息安全
微软苏州集体抵制来自阿里、华为的跳槽者:请停止你的“奋斗逼”行为!网友:看到 955 不加班的公司名单,我酸了...
在看|星标|留言,真爱编辑:可可微软苏州某team最近做了一次自发行为,这个项目只是一些职场人在工作之余的Hackathon项目,员工所发的文字表述只是
开发测试
时的“自嗨”文案,仅代表个人意愿。
DevolperFront
·
2020-08-04 23:51
微软
twitter
项目管理
scrum
instance
43. 缓存冷启动问题解决方案:基于storm实时热点统计的分布式并行缓存预热
完成商品访问次数实时统计拓扑的开发基于storm完成LRUMap中topn热门商品列表的算法讲解与编写基于storm+zookeeper完成热门商品列表的分段存储基于双重zookeeper分布式锁完成分布式并行缓存预热的代码
开发测试
总结前言项目地址
咸鱼翻面
·
2020-08-04 16:10
缓存高可用微服务实战
对开源的认知
IT企业投入了大量人力在各个开源社区和项目上,包括
开发测试
,项目协调
半吊子全栈工匠
·
2020-08-04 11:25
技术管理
Java接口自动化测试之「Mock接口平台」,让你的自动化更提前
在
开发测试
代码的过程中,调试就面临着一些问题
weixin_41508948
·
2020-08-04 11:27
ZYNQ
时钟子系统
SDIO/SMC/SPI/QSPI/UARTClock5、USB/Etherent/CANClock6、GPIO/I2CClock7、PLClock7、ClockControlRegisters在介绍完《
ZYNQ
爱洋葱
·
2020-08-04 10:56
ZYNQ
异构
基于
ZYNQ
的中断的使用(3)
基于
ZYNQ
的串口中断的使用项目简述共享中断概述PL端设计PS端设计测试结果总结项目简述前面的文章我们已经讲过CPU之间的软中断,PS与PL之间的共享中断,但是共享中断还有一种数据类型也就是PS外设引起的中断
朽月
·
2020-08-04 09:32
FPGA
Zynq
器件的时钟系统
目录前言1.系统PLL介绍2.时钟使用模式(1)正常操作情况:(2)bypass旁路模式:3.时钟分支(ClockBranches)4.系统时钟域5.CPUCLOCK附录前言
Zynq
器件的时钟子系统是PS
Ye__sea
·
2020-08-04 09:56
Xilinx_Zynq开发
zynq
中PS通过MIO控制LED
这几天在学习
zynq
,
zynq
芯片集成了两片arma9的内核,和xilinx的fpga可编程部分集成在一块芯片上面。
蜗牛一步一步往上爬
·
2020-08-04 09:51
zynq
zynq
PS控制PL端流水灯2
参见我的工程E:\vivado_program\ILA_VIO该例程是在ZC706开发板上实现的,在vivado中如下所示:led_ip是自己定制的,程序如下所示:modulemy_led#(parameterintegerLED_WIDTH=4)(inputwireACLK,inputwireARESETN,inputwireslv_reg_wren,inputwire[31:0]WDATA,o
yanxiaopan
·
2020-08-04 09:11
zynq7000
neon汇编优化实例讲解
从一个复数点积算法看NEON的汇编优化由技术编辑于星期五,03/21/2014-15:05发表摘要:本文通过一个真实案例(4096点双精度浮点复数点积算法),描述了使用
Zynq
-7000NEON进行算法优化的过程以及一些关键技巧
yang_qi168
·
2020-08-04 09:17
汇编优化
【FPGA】Xilinx_
ZYNQ
7Z020——7. PL 按键中断实验
文章目录7.PL按键中断实验工程建立下载调试7.PL按键中断实验前面的定时器中断实验的中断属于PS内部的中断本实验中断来自PLPS最大可以接收16个来自PL的中断信号,都是上升沿或高电平触发本实验用按键中断来控制LED工程建立本实验所用的Vivado工程只需要在“ps_axi_led”这个工程上添加用于按键输入的AXIGPIO就可以新的工程名为“ps_axi_key添加一个AXIGPIO配置GPI
xyz_
·
2020-08-04 08:59
FPGA
zynq
学习01
zynq
单独使用PL模块点亮led
对于xilinx的ZC706开发板单独使用PL做流水等试验的网上例程几乎是空白,大多数是PS+PL实验。如果是刚开始接触ZC706板,想写一个单独的PL程序时,你肯定以为很快就可以上手。但是如果你开始详细了解ZC706的核心芯片XC7Z045会发现一个关键性问题,就是时钟的使用。XC7Z045所使用PL时钟输入是以差分对的形式输入的,那在程序当中怎么搞嘞???疑惑???不解了吧?下面请看实例:对于
长弓的坚持
·
2020-08-04 08:31
Zynq开发
[
ZYNQ
入门宝典]年轻人的第一盏LED灯
碎碎念:在
ZYNQ
系列芯片中,用BD文件搭建PL_PS全系统是最常见的设计手段,设计BD文件最基本的操作就是基于IP的框图搭建。
ERROR:99
·
2020-08-04 06:09
ZYNQ学习系列
zynq
--7z035 官方
zynq
开发板实现PL按键通过EMIO扩展到PS控制PL的LED(采用中断模式)
前面的部分请参考:https://blog.csdn.net/weixin_42066185/article/details/104066170将上面的例子修改成为中断模式情况:/**main.c**Createdon:2020年1月21日*Author:Scottar*/#include"stdio.h"#include"xparameters.h"#include"xgpiops.h"#inc
没有水杯和雨伞的工科男
·
2020-08-04 06:54
zynq
python后端面试题
它的MTV框架,自带的ORM,admin后台管理,自带的sqlite数据库和
开发测试
用的服务器给开发者提高了超高的开发效率2.Flask是轻量级的框架,自由,灵活,可扩展性很强,核心基于WerkzeugWSGI
特行独立的猫
·
2020-08-04 06:59
Python
关于
zynq
ddr2片ddr3,216位设mig内核时钟频率为400m,则数据频率为800m,带宽为800mhz32bit.XDLVivado的约束文件.UCFISE的约束文件microblaze(软核)使用类似于
zynq
cpu
Cheryl_Lv
·
2020-08-04 06:24
FPGA
zynq
ZYNQ
学习之PLL产生时钟点亮LED
modulepll_led(inputclk_sys,inputrst_n,outputreg[7:0]led);wireclk_50M;wirelocked;reg[31:0]timer_cnt;//产生50MHz时钟给led工作使用clk_wiz_0clk_50M_init(//Clockoutports.clk_out1(clk_50M),//outputclk_out1//Statusan
Bronceyang131
·
2020-08-04 06:17
ZYNQ
Zynq
Net解析(四)FPGA端程序解析
背景:
Zynq
Net能在xilinx的FPGA上实现deepcompression的网络,FPGA端程序运用传入每层数据运算后存在DRAM上。目的:读懂
Zynq
Net的FPGA端的代码。
祥瑞Coding
·
2020-08-04 05:32
FPGA
机器学习
c/c++
zynqNet
springboot动态调整日志级别
当项目部署到
开发测试
环境之后,就无法随心所欲通过修改配置文件来修改日志级别,此时就需要动态的调整日志级别来满足调试需求。
weixin_34417814
·
2020-08-04 05:51
Zynq
7000术语详解,不懂啥是PL,PS,APU,SCU?那就进来看看吧
Zynq
7000术语详解,不懂啥是PL,PS,APU,SCU?
weixin_34032779
·
2020-08-04 05:28
上一页
49
50
51
52
53
54
55
56
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他