- Quartus网盘资源下载与安装 附图文安装教程
学习天使Alice
fpga开发学习
如大家所了解的,Quartus是一种FPGA设计软件(相信理工科的小伙伴,很多都接触或学习过FPGA),旨在为数字电路设计师提供一个高效、便捷的开发环境。它可以帮助用户完成数字逻辑电路的设计、仿真、综合和布局,以及与外围设备进行通信和控制。Quartus支持多种编程语言,包括VHDL、Verilog等,并具有丰富的功能和工具库,可满足不同级别、不同规模的数字电路设计需求。收藏的Quartus安装包
- 数字电路中卡诺图理解
Lambor_Ma
数字
简单理解就是,卡诺图是用来化简数字逻辑的图表,它将不同输入变量的组合枚举到图表中,然后填入是否为1或者0.化简有2种方式1种是SOP一种是POS。SOPsumofproducts就是P=ab+bc+abc这种形式化简方法为:1.圈出相邻的1(4个角也可以认为是相邻的)2.化简写出每个圈的最简式子3.将最简式相加举例假设A圈是BD构成,B圈是B’D’构成,则最后结果是BD+B’D’POSproduc
- C++竞赛初阶L1-14-第六单元-数组(31~33课)541: T456471 计算书费
麓小墨哥
c++免费文章c++开发语言青少年编程算法数据结构
题目内容下面是一个图书的单价表:计算概论28.9元/本数据结构与算法32.7元/本数字逻辑45.6元/本C++程序设计教程78元/本人工智能35元/本计算机体系结构86.2元/本编译原理27.8元/本操作系统43元/本计算机网络56元/本JAVA程序设计65元/本依次给定每种图书购买的数量,编程计算应付的总费用。输入格式输入一行,含10个非负整数,每两个整数之间有一个空格。第i个整数表示要购买上述
- 数字逻辑不可能涌现出智能
dog250
人工智能
先看一系列竖式乘法的步骤:相乘的两个数数位越大,步骤越多。如果不纠结数制,二进制运算也是这回事,把单个步骤用一个晶体管表达(其实一个步骤不止一个晶体管),数位越大,所需的晶体管越多。先说结论,所有基于n进制的逻辑运算都不可扩展。硅基时序电路可如此巧妙完成精确计算,开启了数字化时代,人们试图将AI构建在这二进制世界。但若二进制运算不可扩展,基于数字逻辑的人工智能就不可能。前面提到过,二进制运算本质上
- 专145+总420+哈尔滨工业大学803信号与系统和数字逻辑电路考研经验哈工大电子信息与通信,真题,大纲,参考书。
一个通信老学姐
博睿泽信息通信考研博睿泽信息通信考研论坛考研信息与通信经验分享信号处理
自从高考失利没有考入哈工大,一直带着遗憾,今年初试专业课803信号与系统和数字逻辑电路145+,总分420+顺利圆满哈工大,了却了一块心病,回看这一年的复习起起落落,心中的那块初心,让我坚持到了上岸,总结一下自己的复习经验,希望对大家复习有帮助。专业课:(145+,很遗憾没有拿到满分,信息通信Jenny老师一再鼓励和以满分为要求,也让我对自己有了更高的要求,求上得中,最后专业课分数还是比我预期更好
- vivado HDL编码技术
cckkppll
fpga开发
HDL编码技术介绍硬件描述语言(HDL)编码技术使您能够:•描述数字逻辑电路中最常见的功能。•充分利用AMD设备的体系结构功能。•模板可从AMDVivado™设计套件集成设计环境中获得(侧面)。要访问模板,请在“窗口”菜单中,选择“语言模板”。本章包括编码示例。从“coding”下载编码示例文件示例。VHDL的优点•实施更严格的规则,特别是强类型、不太宽容和容易出错的规则•HDL源代码中RAM组件
- Verilog和Verilog-A有什么区别
幻象空间的十三楼
ASM-HEMTIC-CAP器件建模器件学习IC-CAP软件学习ADS软件学习
Verilog和Verilog-A都是硬件描述语言,用于设计和仿真电子系统。Verilog是一种硬件描述语言,广泛用于数字电路的设计、验证和仿真。它是一种结构化的语言,用于描述数字电路的行为和结构。Verilog可用于编写数字逻辑、寄存器传输级(RTL)设计、门级电路和系统级设计。Verilog-A是Verilog的扩展,专门用于建模和仿真模拟电路。它提供了描述和仿真模拟电路的能力,包括模拟器件、
- 【牛客网华为机试】HJ44 Sudoku
202xxx
牛客网刷题算法python数独递归算法数据结构
题目描述问题描述:数独(Sudoku)是一款大众喜爱的数字逻辑游戏。玩家需要根据9X9盘面上的已知数字,推算出所有剩余空格的数字,并且满足每一行、每一列、每一个3X3粗线宫内的数字均含1-9,并且不重复。例如:输入输出输入描述:包含已知数字的9X9盘面数组[空缺位以数字0表示]输出描述:完整的9X9盘面数组示例1输入:0924817634137629858673594126241953787598
- fpga 需要掌握哪些基础知识?
宸极FPGA_IC
fpga开发fpga硬件工程嵌入式硬件javastm32
个人根据自己的一些心得总结一下fpga需要掌握的基础知识,希望对你有帮助。1、数电(必须掌握的基础),然后进阶学模电,2、掌握HDL(verilog或VHDL)一般建议先学verilog,然后可以学SystemVerilog和VHDL。3、掌握FPGA设计流程/原理(推荐教材:FPGA权威指南、AlteraFPGA/CPLD设计、IP核芯志-数字逻辑设计思想、静态时序分析、嵌入式逻辑分析仪等)。4
- 专业130+总分410+苏州大学837信号系统与数字逻辑考研经验电子信息与通信,真题,大纲,参考书
一个通信老学姐
博睿泽信息通信考研论坛博睿泽信息通信考研考研信息与通信经验分享信号处理
今年考研总分410+,专业837信号系统与数字逻辑130+,整体每门相对比较均衡,没有明显的短板,顺利上岸苏大,总结一下自己这大半年的复习经历,希望可以对大家有所帮助,也算是对自己考研做个总结。专业课:苏大专业课837信号系统与数字逻辑相对来说这两年难度还是在提高,大家不要被早些年份的试卷误导,专业课还是要认真对待,会带来很好的竞争力,我今年专业课130+接近140,对于总分提高帮助很大。啰嗦一句
- 数字逻辑期末复习【个人期末复盘】【有不足之处欢迎斧正】
bulinglz
算法
1.组合逻辑电路分析分析电路功能时,需要先列出电路的真值表,然后分析电路的真值表(例如功能为同或)全加器与半加器的区别在于有无低位进位作为加数找逻辑表达式可以使用卡诺图,划卡诺圈如果题目要求设计一个逻辑电路,先写出真值表对应的卡诺图,然后圈出对应的卡诺圈。利用题目要求的实现方式来实现逻辑电路的设计。从输出依次得到输出题目中的低位和高位需要注意,严格遵守题目的高低位顺序2.竞争与冒险时电路中存在延迟
- 【芯片设计- RTL 数字逻辑设计入门 16 -- verilog CRC-8 实现】
CodingCos
芯片设计RTL数字逻辑设计扫盲FPGACRC-8verilogCRC-8
CRC校验CRC校验(CyclicRedundancyCheck)是一种用于检测数据传输或存储后是否出现错误的技术。其核心思想是通过发送方和接收方都遵循同一算法生成一个数据块的校验码,然后接收方将其与接收到的数据的校验码进行比较。如果两者一致,那么数据很可能是完整和未受损的;如果不同,那么数据在传输或存储过程中可能发生了错误。简单通俗的介绍:假设你有一本书,你想检查这本书是否完整,没有丢失任何页面
- 【芯片设计- RTL 数字逻辑设计入门 15 -- 函数实现数据大小端转换】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发FPGA大小端转换fpgafunction
文章目录函数实现数据大小端转换函数语法函数使用的规则VerilogandTestbench综合图VCS仿真波形函数实现数据大小端转换在数字芯片设计中,经常把实现特定功能的模块编写成函数,在需要的时候再在主模块中调用,以提高代码的复用性和提高设计的层次,分别后续的修改。请用函数实现一个4bit数据大小端转换的功能。实现对两个不同的输入分别转换并输出。程序的接口信号图如下:使用VerilogHDL实现
- 【芯片设计- RTL 数字逻辑设计入门 12 -- verilog 有符号数加减法】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发有符号数加减法FPGA有符号数加减法
文章目录多功能数据处理器描述verilog无符号数与有符号数8'd100+8'd1558'd100+8'd1568'd100+8'd157verilog代码实现TestBench代码VCS仿真结果多功能数据处理器描述根据指示信号select的不同,对输入信号a,b实现不同的运算。输入信号a,b为8bit有符号数:当select信号为0,输出a;当select信号为1,输出b;当select信号为2
- 【芯片设计- RTL 数字逻辑设计入门 14 -- 使用子模块实现三输入数的大小比较】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发三输入数的大小比较
文章目录三输入数的大小比较问题分析verilogcodeTestBenchCode综合图仿真波形图三输入数的大小比较在数字芯片设计中,通常把完成特定功能且相对独立的代码编写成子模块,在需要的时候再在主模块中例化使用,以提高代码的可复用性和设计的层次性,方便后续的修改。请编写一个子模块,将输入两个8bit位宽的变量data_a,data_b,并输出data_a,data_b之中较小的数。并在主模块中
- 【芯片设计- RTL 数字逻辑设计入门 番外篇 9 -- SOC 中PL端与PS端详细介绍】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发PLandPS
文章目录ProgrammableLogicandProcessingSystemPL(ProgrammableLogic)特点PS和PL之间的协同设计和开发工具ProgrammableLogicandProcessingSystem在系统级芯片(SoC)的上下文中,“PL”通常指的是可编程逻辑(ProgrammableLogic)部分,特别是在使用了FPGA(现场可编程门阵列)技术的SoC中。例如
- 【芯片设计- RTL 数字逻辑设计入门 13 -- generate_for 和 for】
CodingCos
芯片设计RTL数字逻辑设计扫盲generate_forverilogfor
文章目录generate_forverilogcodetestbenchcode仿真波形for循环verilogcode仿真波形错误小结generate_for在某个module中包含了很多相似的连续赋值语句,请使用generata…for语句编写代码,替代该语句,要求不能改变原module的功能。使用VerilogHDL实现以上功能并编写testbench验证。moduletemplate_mo
- 【芯片设计- RTL 数字逻辑设计入门 11.1 -- 状态机实现 移位运算与乘法 1】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发
文章目录移位运算与乘法状态机简介SystemVerilog中的测试平台VCS波形仿真阻塞赋值和非阻塞赋值有限状态机(FSM)与无限状态机的区别本篇文章接着上篇文章【芯片设计-RTL数字逻辑设计入门11–移位运算与乘法】继续介绍,这里使用状态机来实现。移位运算与乘法已知d为一个8位数,请在每个时钟周期分别输出该数乘1/3/7/8,并输出一个信号通知此时刻输入的d有效(d给出的信号的上升沿表示写入有效
- 【芯片设计- RTL 数字逻辑设计入门 11 -- 移位运算与乘法】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发移位运算与乘法FPGA
请阅读【嵌入式开发学习必备专栏】文章目录移位运算与乘法VerilogCodeverilog拼接运算符({})TestbenchCodeVCS波形仿真问题小结移位运算与乘法已知d为一个8位数,请在每个时钟周期分别输出该数乘1/3/7/8,并输出一个信号通知此时刻输入的d有效(d给出的信号的上升沿表示写入有效)可以看到输入D的波形在为6的地方比较特殊,从波形上可以看到它只持续了一个时钟周期,但是out
- 【芯片设计- RTL 数字逻辑设计入门 7 -- 同步复位与异步复位详细介绍】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发
文章目录复位的类型和划分同步复位综合后电路优缺点异步复位优缺点异步复位的时序分析(recoverytime/removaltime)异步复位,同步释放综合后电路优缺点转自:https://blog.csdn.net/qq_40281783/article/details/128969188复位的类型和划分通常,芯片的复位信号分为两大类,全局复位和局部复位;全局复位:能够确保每个寄存器都处于可控的状
- 【芯片设计- RTL 数字逻辑设计入门 6 -- 带同步复位的D触发器 RTL实现及testbench 验证】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发
文章目录带同步复位的D触发器Verilog代码testbench代码编译及仿真问题小结带同步复位的D触发器同步复位:复位只能发生在在clk信号的上升沿,若clk信号出现问题,则无法进行复位。Verilog代码//timescaleins/1nsmoduleflopr(inputrstn,inputclk,input[3:0]d,output[3:0]q);reg[3:0]q_out;//synch
- 逻辑代数基础
廊桥遗梦728
抽象代数
逻辑代数是分析和设计逻辑电路的数学基础,有完整的运算规则,包括公理、定理和定律。被广泛地应用于开关电路和数字逻辑电路的变换、分析、化简和设计上,因此也被称为开关代数。随着数字技术的发展,逻辑代数已经成为分析和设计逻辑电路的基本工具和理论基础。1.逻辑运算逻辑运算用来判断一件事情是“对”的还是“错”的,或者说是“成立”还是“不成立”,判断的结果是二值的,即没有“可能是”或者“可能不是”,这个“可能”
- 2019-03-24
2022考研必胜
昨天和今天一直在玩王者荣耀,非常愧疚!今天看了两集动漫……现在要开始认真学习了!今天的任务如下!1.多喝热水2.去华城宾馆拿快递3.自习汇编语言!4.写完数字逻辑课程设计的实验设计报告5.程序训练算法设计写一点!!!!!!!!!!
- 【芯片设计- RTL 数字逻辑设计入门 番外篇 7 -- 芯片生产 ATE 测试 介绍】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发芯片测试
文章目录ATE概述ATE测试介绍ScanChainATE测试与ScanChain的关系示例ATE测试向量输入向量预期输出测试模式举例ATE概述广义上的IC测试设备我们都称为ATE(AutomaticTestEquipment),一般由大量的测试机能集合在一起,由电脑控制来测试半导体芯片的功能性,这里面包含了软件和硬件的结合。不同的芯片类型则有不同的测试方法和要求。芯片类型:模拟芯片(Analog)
- 【芯片设计- RTL 数字逻辑设计入门 番外篇 8.1 -- memory repair 详细介绍】
CodingCos
芯片设计RTL数字逻辑设计扫盲memoryrepair
文章目录memoryrepair详细介绍MemoryRepair方法MemoryRepair过程举例memoryrepair详细介绍SoC(SystemonChip)的MemoryRepair是一种技术,用于检测和修复内存中的损坏单元。由于SoC内部集成了大量的逻辑和存储单元,包括RAM(随机访问存储器)、ROM(只读存储器)、缓存等,在制造过程中,由于工艺偏差或材料缺陷,有可能产生一些损坏的内存
- 计算机原理与接口技术论文,微机原理与接口技术综述论文
白沙泉
计算机原理与接口技术论文
《微机原理与接口技术综述论文》由会员分享,可在线阅读,更多相关《微机原理与接口技术综述论文(5页珍藏版)》请在人人文库网上搜索。1、微机原理与接口技术综述论文班级:10计本(1)班姓名:许生亮学号:1004011029微机原理课程综述论文内容摘要:微机原理与接口技术是计算机科学与技术专业非常重要的一门专业课程,它与前面的电路分析、数字逻辑、计算机组成原理,以及后面的体系结构、单片机应用、嵌入式系统
- 【芯片设计- RTL 数字逻辑设计入门 番外篇 6.1 -- 术语 Wafer 与 Tile 与 cell 关系介绍】
CodingCos
芯片设计RTL数字逻辑设计扫盲TilecellSOCtILE
请阅读【嵌入式开发学习必备专栏】文章目录SoCTile与Cell与WaferWaferTileCellTile与Cell的关系示例SoCTile与Cell与Wafer在SoC(SystemonChip,系统级芯片)设计中,Wafer,Tile和Cell是常用的术语,它们在不同的设计层次上描述了芯片的组成部分。
- 【芯片设计- RTL 数字逻辑设计入门 番外篇 8 -- MBIST 详细介绍】
CodingCos
芯片设计RTL数字逻辑设计扫盲MBIST
请阅读【嵌入式开发学习必备专栏】文章目录MBISTMBIST背景MBIST的主要特点和优势MBIST的工作原理举例MBISTMBIST(MemoryBuilt-InSelf-Test)是一种在系统级芯片(SoC)中内置的内建自测试,用于检测和验证片上存储器(如RAM,ROM等)的完整性和功能。何谓内建自测试?“内建”的含义是指针对存储器的测试向量由内建的存储器测试逻辑自动产生,而非外部测试机台(A
- python1~100猜数字游戏规则_Python小游戏——猜数字教程(random库教程)
weixin_39886612
今天来开发一个简单的数字逻辑游戏,猜数字(数字炸弹)首先开发游戏第一件事,了解需求。猜数字游戏规则:计算机随机生成一个指定范围的数字,由玩家来猜测,之后计算机会根据玩家提供数字来与自己生成的数字进行对比,并返回结果太大或者太小例:计算机随机生成1-100的数字53,玩家猜测为50,计算机对比结果后返回结果:太小了多次重复直到玩家猜中数字,游戏结束统计分数。需求分析:1.计算机随机生成数字;2.与输
- 03 Verilog HDL 语法
lf282481431
FPGA开发入门fpga开发
VerilogHDL(HardwareDescriptionLanguage)是在C语言的基础上发展起来的一种硬件描述语言(用它可以表示逻辑电路图、逻辑表达式、数字逻辑系统所完成的逻辑功能等)具有灵活性高、易学易用等特点。VerilogHDL可以在较短的时间内学习和掌握,目前已经在FPGA开发/IC设计领域占据绝对的领导地位。VerilogHDL的基本语法Verilog的逻辑值逻辑电路中有四种值,
- 多线程编程之join()方法
周凡杨
javaJOIN多线程编程线程
现实生活中,有些工作是需要团队中成员依次完成的,这就涉及到了一个顺序问题。现在有T1、T2、T3三个工人,如何保证T2在T1执行完后执行,T3在T2执行完后执行?问题分析:首先问题中有三个实体,T1、T2、T3, 因为是多线程编程,所以都要设计成线程类。关键是怎么保证线程能依次执行完呢?
Java实现过程如下:
public class T1 implements Runnabl
- java中switch的使用
bingyingao
javaenumbreakcontinue
java中的switch仅支持case条件仅支持int、enum两种类型。
用enum的时候,不能直接写下列形式。
switch (timeType) {
case ProdtransTimeTypeEnum.DAILY:
break;
default:
br
- hive having count 不能去重
daizj
hive去重having count计数
hive在使用having count()是,不支持去重计数
hive (default)> select imei from t_test_phonenum where ds=20150701 group by imei having count(distinct phone_num)>1 limit 10;
FAILED: SemanticExcep
- WebSphere对JSP的缓存
周凡杨
WAS JSP 缓存
对于线网上的工程,更新JSP到WebSphere后,有时会出现修改的jsp没有起作用,特别是改变了某jsp的样式后,在页面中没看到效果,这主要就是由于websphere中缓存的缘故,这就要清除WebSphere中jsp缓存。要清除WebSphere中JSP的缓存,就要找到WAS安装后的根目录。
现服务
- 设计模式总结
朱辉辉33
java设计模式
1.工厂模式
1.1 工厂方法模式 (由一个工厂类管理构造方法)
1.1.1普通工厂模式(一个工厂类中只有一个方法)
1.1.2多工厂模式(一个工厂类中有多个方法)
1.1.3静态工厂模式(将工厂类中的方法变成静态方法)
&n
- 实例:供应商管理报表需求调研报告
老A不折腾
finereport报表系统报表软件信息化选型
引言
随着企业集团的生产规模扩张,为支撑全球供应链管理,对于供应商的管理和采购过程的监控已经不局限于简单的交付以及价格的管理,目前采购及供应商管理各个环节的操作分别在不同的系统下进行,而各个数据源都独立存在,无法提供统一的数据支持;因此,为了实现对于数据分析以提供采购决策,建立报表体系成为必须。 业务目标
1、通过报表为采购决策提供数据分析与支撑
2、对供应商进行综合评估以及管理,合理管理和
- mysql
林鹤霄
转载源:http://blog.sina.com.cn/s/blog_4f925fc30100rx5l.html
mysql -uroot -p
ERROR 1045 (28000): Access denied for user 'root'@'localhost' (using password: YES)
[root@centos var]# service mysql
- Linux下多线程堆栈查看工具(pstree、ps、pstack)
aigo
linux
原文:http://blog.csdn.net/yfkiss/article/details/6729364
1. pstree
pstree以树结构显示进程$ pstree -p work | grep adsshd(22669)---bash(22670)---ad_preprocess(4551)-+-{ad_preprocess}(4552) &n
- html input与textarea 值改变事件
alxw4616
JavaScript
// 文本输入框(input) 文本域(textarea)值改变事件
// onpropertychange(IE) oninput(w3c)
$('input,textarea').on('propertychange input', function(event) {
console.log($(this).val())
});
- String类的基本用法
百合不是茶
String
字符串的用法;
// 根据字节数组创建字符串
byte[] by = { 'a', 'b', 'c', 'd' };
String newByteString = new String(by);
1,length() 获取字符串的长度
&nbs
- JDK1.5 Semaphore实例
bijian1013
javathreadjava多线程Semaphore
Semaphore类
一个计数信号量。从概念上讲,信号量维护了一个许可集合。如有必要,在许可可用前会阻塞每一个 acquire(),然后再获取该许可。每个 release() 添加一个许可,从而可能释放一个正在阻塞的获取者。但是,不使用实际的许可对象,Semaphore 只对可用许可的号码进行计数,并采取相应的行动。
S
- 使用GZip来压缩传输量
bijian1013
javaGZip
启动GZip压缩要用到一个开源的Filter:PJL Compressing Filter。这个Filter自1.5.0开始该工程开始构建于JDK5.0,因此在JDK1.4环境下只能使用1.4.6。
PJL Compressi
- 【Java范型三】Java范型详解之范型类型通配符
bit1129
java
定义如下一个简单的范型类,
package com.tom.lang.generics;
public class Generics<T> {
private T value;
public Generics(T value) {
this.value = value;
}
}
- 【Hadoop十二】HDFS常用命令
bit1129
hadoop
1. 修改日志文件查看器
hdfs oev -i edits_0000000000000000081-0000000000000000089 -o edits.xml
cat edits.xml
修改日志文件转储为xml格式的edits.xml文件,其中每条RECORD就是一个操作事务日志
2. fsimage查看HDFS中的块信息等
&nb
- 怎样区别nginx中rewrite时break和last
ronin47
在使用nginx配置rewrite中经常会遇到有的地方用last并不能工作,换成break就可以,其中的原理是对于根目录的理解有所区别,按我的测试结果大致是这样的。
location /
{
proxy_pass http://test;
- java-21.中兴面试题 输入两个整数 n 和 m ,从数列 1 , 2 , 3.......n 中随意取几个数 , 使其和等于 m
bylijinnan
java
import java.util.ArrayList;
import java.util.List;
import java.util.Stack;
public class CombinationToSum {
/*
第21 题
2010 年中兴面试题
编程求解:
输入两个整数 n 和 m ,从数列 1 , 2 , 3.......n 中随意取几个数 ,
使其和等
- eclipse svn 帐号密码修改问题
开窍的石头
eclipseSVNsvn帐号密码修改
问题描述:
Eclipse的SVN插件Subclipse做得很好,在svn操作方面提供了很强大丰富的功能。但到目前为止,该插件对svn用户的概念极为淡薄,不但不能方便地切换用户,而且一旦用户的帐号、密码保存之后,就无法再变更了。
解决思路:
删除subclipse记录的帐号、密码信息,重新输入
- [电子商务]传统商务活动与互联网的结合
comsci
电子商务
某一个传统名牌产品,过去销售的地点就在某些特定的地区和阶层,现在进入互联网之后,用户的数量群突然扩大了无数倍,但是,这种产品潜在的劣势也被放大了无数倍,这种销售利润与经营风险同步放大的效应,在最近几年将会频繁出现。。。。
如何避免销售量和利润率增加的
- java 解析 properties-使用 Properties-可以指定配置文件路径
cuityang
javaproperties
#mq
xdr.mq.url=tcp://192.168.100.15:61618;
import java.io.IOException;
import java.util.Properties;
public class Test {
String conf = "log4j.properties";
private static final
- Java核心问题集锦
darrenzhu
java基础核心难点
注意,这里的参考文章基本来自Effective Java和jdk源码
1)ConcurrentModificationException
当你用for each遍历一个list时,如果你在循环主体代码中修改list中的元素,将会得到这个Exception,解决的办法是:
1)用listIterator, 它支持在遍历的过程中修改元素,
2)不用listIterator, new一个
- 1分钟学会Markdown语法
dcj3sjt126com
markdown
markdown 简明语法 基本符号
*,-,+ 3个符号效果都一样,这3个符号被称为 Markdown符号
空白行表示另起一个段落
`是表示inline代码,tab是用来标记 代码段,分别对应html的code,pre标签
换行
单一段落( <p>) 用一个空白行
连续两个空格 会变成一个 <br>
连续3个符号,然后是空行
- Gson使用二(GsonBuilder)
eksliang
jsongsonGsonBuilder
转载请出自出处:http://eksliang.iteye.com/blog/2175473 一.概述
GsonBuilder用来定制java跟json之间的转换格式
二.基本使用
实体测试类:
温馨提示:默认情况下@Expose注解是不起作用的,除非你用GsonBuilder创建Gson的时候调用了GsonBuilder.excludeField
- 报ClassNotFoundException: Didn't find class "...Activity" on path: DexPathList
gundumw100
android
有一个工程,本来运行是正常的,我想把它移植到另一台PC上,结果报:
java.lang.RuntimeException: Unable to instantiate activity ComponentInfo{com.mobovip.bgr/com.mobovip.bgr.MainActivity}: java.lang.ClassNotFoundException: Didn't f
- JavaWeb之JSP指令
ihuning
javaweb
要点
JSP指令简介
page指令
include指令
JSP指令简介
JSP指令(directive)是为JSP引擎而设计的,它们并不直接产生任何可见输出,而只是告诉引擎如何处理JSP页面中的其余部分。
JSP指令的基本语法格式:
<%@ 指令 属性名="
- mac上编译FFmpeg跑ios
啸笑天
ffmpeg
1、下载文件:https://github.com/libav/gas-preprocessor, 复制gas-preprocessor.pl到/usr/local/bin/下, 修改文件权限:chmod 777 /usr/local/bin/gas-preprocessor.pl
2、安装yasm-1.2.0
curl http://www.tortall.net/projects/yasm
- sql mysql oracle中字符串连接
macroli
oraclesqlmysqlSQL Server
有的时候,我们有需要将由不同栏位获得的资料串连在一起。每一种资料库都有提供方法来达到这个目的:
MySQL: CONCAT()
Oracle: CONCAT(), ||
SQL Server: +
CONCAT() 的语法如下:
Mysql 中 CONCAT(字串1, 字串2, 字串3, ...): 将字串1、字串2、字串3,等字串连在一起。
请注意,Oracle的CON
- Git fatal: unab SSL certificate problem: unable to get local issuer ce rtificate
qiaolevip
学习永无止境每天进步一点点git纵观千象
// 报错如下:
$ git pull origin master
fatal: unable to access 'https://git.xxx.com/': SSL certificate problem: unable to get local issuer ce
rtificate
// 原因:
由于git最新版默认使用ssl安全验证,但是我们是使用的git未设
- windows命令行设置wifi
surfingll
windowswifi笔记本wifi
还没有讨厌无线wifi的无尽广告么,还在耐心等待它慢慢启动么
教你命令行设置 笔记本电脑wifi:
1、开启wifi命令
netsh wlan set hostednetwork mode=allow ssid=surf8 key=bb123456
netsh wlan start hostednetwork
pause
其中pause是等待输入,可以去掉
2、
- Linux(Ubuntu)下安装sysv-rc-conf
wmlJava
linuxubuntusysv-rc-conf
安装:sudo apt-get install sysv-rc-conf 使用:sudo sysv-rc-conf
操作界面十分简洁,你可以用鼠标点击,也可以用键盘方向键定位,用空格键选择,用Ctrl+N翻下一页,用Ctrl+P翻上一页,用Q退出。
背景知识
sysv-rc-conf是一个强大的服务管理程序,群众的意见是sysv-rc-conf比chkconf
- svn切换环境,重发布应用多了javaee标签前缀
zengshaotao
javaee
更换了开发环境,从杭州,改变到了上海。svn的地址肯定要切换的,切换之前需要将原svn自带的.svn文件信息删除,可手动删除,也可通过废弃原来的svn位置提示删除.svn时删除。
然后就是按照最新的svn地址和规范建立相关的目录信息,再将原来的纯代码信息上传到新的环境。然后再重新检出,这样每次修改后就可以看到哪些文件被修改过,这对于增量发布的规范特别有用。
检出