E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
★FPGA项目经验
【MATLAB教程案例79】基于移动节点WSN的最短路由matlab仿真——应用于车组网或无人机组网等
欢迎订阅《
FPGA
学习入门100例教程》、《MATLAB学习入门100例教程》本课程学习成果预览：目录1.软件版本2.移动节点WSN理论简介
fpga和matlab
·
2023-11-28 16:40
matlab
matlab教程
matlab入门案例
移动节点
移动路由
【MATLAB教程案例77】WSN网络覆盖率问题与matlab仿真
欢迎订阅《
FPGA
学习入门100例教程》、《MATLAB学习入门100例教程》目录1.软件版本2.WSN网络覆盖率的理论简介3.WSN网络覆盖率的matlab
fpga和matlab
·
2023-11-28 16:40
matlab
WSN网络覆盖率
matlab教程
matlab入门案例
西南科技大学数字电子技术实验二（SSI逻辑器件设计组合逻辑电路及
FPGA
实现 ）预习报告
一、计算/设计过程说明：本实验是验证性实验，计算预测验证结果。是设计性实验一定要从系统指标计算出元件参数过程，越详细越好。用公式输入法完成相关公式内容，不得贴手写图片。（注意：从抽象公式直接得出结果，不得分，页数可根据内容调整）1、1位半加器真值表：逻辑方程：S=`AB+A`BC=AB2、1位全加器真值表：AiBiCi-1SiCi000000011101011011000101001001011
Myon⁶
·
2023-11-28 16:35
数电实验
fpga开发
数电实验
数字电子技术
西南科技大学
西南科技大学数字电子技术实验二（SSI逻辑器件设计组合逻辑电路及
FPGA
实现 ）
FPGA
部分
4、学会用
FPGA
实现本实验内容。
Myon⁶
·
2023-11-28 16:35
模电实验
fpga开发
数字电子技术
数电实验
西南科技大学
diamond
芯片巨头“打响”智能汽车之战，
FPGA
巨头赛灵思胜算几何？
汽车正在成为继手机之后的下一个智能终端，这也吸引了包括高通、英伟达、英特尔等各大芯片巨头的强势布局。现阶段，英伟达、Mobileye已经先后针对自动驾驶推出了高算力的主控芯片，并且已经在车企的新平台项目上占据了市场先机。今年4月，英伟达再次公布了下一代自动驾驶芯片：DRIVEAtlan，单颗芯片的算力达到了1000TOPS，将用于L4及L5级别自动驾驶系统当中。而高通作为手机通信芯片巨头，过去几年
高工智能汽车
·
2023-11-28 15:07
前端面试篇，应届生面试时被问
项目经验
不用慌，按这个步骤回答成功率高达95%
身边的HR跟我说，最近面试者情况普遍不太理想。一问到项目细节，很多候选人都支支吾吾，答不明白。接下来我作为一个工作了将近3年前端er来谈谈一名应届生应该如何去获得满意的offer。一、说起面试在校招面试时，大家总会感觉心慌慌。可能是不自信，可能是感觉好多没准备好。没关系，既然投递了简历，又通过了筛选，就不要胆怯。首先要知道面试官都是抱着想把你招进来的想法的，只是想多了解你的具体情况。既然面试官愿意
摸鱼吃榴莲的只只
·
2023-11-28 10:06
前端
前端面试
前端
面试
职场和发展
前端框架
程序人生
Hobbit玩转Zynq MPSoC系列之1：VCU解码+DP显示
做图像处理的朋友们经常会有视频编解码的需求，常用的方法是要么增加一个专有芯片要么买专用的
FPGA
实现的IP，这都增加了设计复杂度以及成本，ZynqMPSoC的EV系列含有VCU视频编解码单元，就非常好的解决了这个问题
Humph-Hobbit
·
2023-11-28 07:59
Zynq
MPSoC
嵌入式
fpga
【读书】基于
FPGA
的数字信号处理 [高亚军 编著]
基于
FPGA
的数字信号处理[高亚军编著]第一章现场可编程门阵列技术分析1.1
FPGA
内部结构分析1.2
FPGA
设计流程分析1.3
FPGA
调试方法分析文章目录基于
FPGA
的数字信号处理[高亚军编著]前言1.1
FPGA
你的信号里没有噪声
·
2023-11-28 07:23
Xilinx
FPGA
带你看文档提升技术
fpga开发
信号处理
Power Estimation Using XPE Power Estimation Using XPE使用XPE进行功率估计
跟着Xilinx学习
FPGA
——PowerEstimationUsingXPEPowerEstimationUsingXPE使用XPE进行功率估计目标：使用XilinxpowerEstimator(XPE
你的信号里没有噪声
·
2023-11-28 07:53
Xilinx
FPGA小Tips
FPGA
fpga开发
Zynq和
FPGA
区别——快速认识Zynq开发
Zynq和
FPGA
区别——快速认识Zynq开发ZYNQ包含了2个部分，双核的ARM和
FPGA
。根据Xilinx提供的手册，用ARM实现的模块被称为PS，而用
FPGA
实现的模块被称为PL。
你的信号里没有噪声
·
2023-11-28 07:52
fpga开发
浅谈：“阻塞”与“非阻塞”两种赋值语句
FPGA
成长的小Tips之赋值语句深刻理解HDL的阻塞赋值和非阻塞赋值，就一定首先需要理解C语言的阻塞和非阻塞。
你的信号里没有噪声
·
2023-11-28 07:22
FPGA
FPGA小Tips
FPGA
面试
fpga开发
FPGA
中的防止扇出优化——max_fanout命令
vivado自带很多命令帮助编译器更好的实现设计者的想法，用得好会变成开发利器。比如，max_fanout命令，本身是用来约束扇出，减少布线拥塞的常用命令。然而很多读者向我反映，使用这个命令之后发现没有任何事情发生，完全没有任何效果。这里我就带大家理一理这个命令的使用方法。max_fanout起作用的条件打算降低扇出的网络必须是reg驱动。因为降低扇出的原理就是reg驱动超过N（设置参数）条网络的
你的信号里没有噪声
·
2023-11-28 07:22
FPGA小Tips
fpga开发
虹科干货 | 适用于基于
FPGA
的网络设备的IEEE 1588透明时钟架构
导读：在基于
FPGA
的网络设备中，精确的时间同步至关重要。IEEE1588标准定义的精确时间协议（PTP）为网络中的设备提供了纳秒级的时间同步。
虹科智能自动化
·
2023-11-28 07:44
fpga开发
工业通信
TSN时间敏感网络
透明时钟架构
IEEE
1588
安陆
FPGA
调试中遇到的问题总结
参考链接：安陆
FPGA
踩坑填坑记录（梦里呓语回忆录）_
fpga
开发是个大坑-CSDN博客上海安陆
FPGA
设置重上电启动速度_安路
fpga
加载时间-CSDN博客
jk_101
·
2023-11-28 07:37
上海安陆FPGA
fpga开发
西南科技大学数字电子技术实验一（数字信号基本参数与逻辑门电路功能测试及
FPGA
实现 ）预习报告
手写报告稍微认真点写，80+随便有目录一、计算/设计过程1、通过虚拟示波器观察和测量信号2、通过实际电路（电阻、开关、发光二极管）模拟逻辑门电路二、画出并填写实验指导书上的预表三、画出并填写实验指导书上的虚表四、粘贴原理仿真、工程仿真示波器仿真74LS00四2输入与非门原理仿真74LS20双4输入与非门原理仿真74LS86四2输入异或门原理仿真74LS08四2输入与门原理仿真74LS00四2输入与
Myon⁶
·
2023-11-28 07:36
数电实验
fpga开发
数字电子技术
数电实验
西南科技大学
mutisim
FPGA
模块——AD高速转换模块（并行输出转换的数据）
FPGA
模块——AD高速转换模块（并行输出转换的数据）（1）AD9280/3PA9280芯片（2）代码（1）AD9280/3PA9280芯片AD9280/3PA9280芯片的引脚功能：工作电压2.7到5.5v
云影点灯大师
·
2023-11-28 07:05
FPGA
fpga开发
fpga
嵌入式
FPGA
模块——DA转换模块（AD9708类）
FPGA
模块——DA转换模块（AD9708类）AD9708/3PD9708代码AD9708/3PD9708由于电路接了反相器，所以对应就不一样了。
云影点灯大师
·
2023-11-28 07:05
FPGA
fpga开发
fpga
嵌入式
FPGA
至简设计学习案例200例-每周定时更新
MDY最新推出《
FPGA
至简设计案例200例》项目，每周固定更新至少1个案例，供大家参考学习。
MDYFPGA
·
2023-11-28 07:35
fpga开发
学习
FPGA
西南科技大学数字电子技术实验一（数字信号基本参数与逻辑门电路功能测试及
FPGA
实现）
FPGA
部分
一、实验目的1、掌握基于Verilog语言的diamond工具设计全流程。2、熟悉、应用VerilogHDL描述数字电路。3、掌握VerilogHDL的组合和时序逻辑电路的设计方法。4、掌握“小脚丫”开发板的使用方法。二、实验原理与门逻辑表达式：Y=AB原理仿真图：2输入与非门逻辑表达式：Y=(A·B)'=(A')+(B')原理仿真图：4输入与非门逻辑表达式：Y=A’+B’+C’+D’原理仿真图：
Myon⁶
·
2023-11-28 07:35
数电实验
fpga开发
数字电子技术
数电实验
西南科技大学
学习
diamond
做嵌入式硬件工程师最重要的是什么
熟悉常用的放大电路、滤波电路、电源电路设计和分析这些课程，需要掌握基础技能有：故障定位、解决问题的能力;设计文档的组织编写技能；熟练运用单片机、DSP、PLD、
FPGA
等进行软硬件开发调试的能力；熟练运用设计
嵌入式开发小七
·
2023-11-28 03:04
嵌入式硬件
fpga开发
基于
FPGA
的多通道数据采集系统Verilog设计
基于
FPGA
的多通道数据采集系统Verilog设计随着科技的不断发展，数据采集在许多领域变得越来越重要。
WangWEel
·
2023-11-28 03:00
fpga开发
（178）Verilog HDL：设计一个计数器之exams/ece241_2014_q7a
（178）VerilogHDL：设计一个计数器之exams/ece241_2014_q7a1.1目录1）目录2）
FPGA
简介3）VerilogHDL简介4）VerilogHDL：设计一个计数器之exams
宁静致远dream
·
2023-11-27 22:13
Verilog
HDL教程
fpga开发
什么是好的
FPGA
编码风格？（3）--尽量不要使用锁存器Latch
前言在
FPGA
设计中，几乎没人会主动使用锁存器Latch，但有时候不知不觉中你的设计莫名其妙地就生成了一堆Latch，而这些Latch可能会给你带来巨大的麻烦。什么是锁存器Latch？
孤独的单刀
·
2023-11-27 20:33
FPGA设计与调试
fpga开发
Verilog入门
Verilog
Xilinx
IC
锁存器
大数据入门学习必读好书推荐，请收藏！
在这行业中要取得成功，需要完美的
项目经验
和技能组合。尽
腾讯云开发者
·
2023-11-27 18:39
被二分查找树灌了迷魂汤？醒醒吧，看看这篇文章
前言：可能你会有几年的
项目经验
，可能在你公司里面也是技术领域的佼佼者，但是这篇二分查找树，你可能不一定都会。特别注意：文中图片都是动态图，如果看的时候没有看出效果，请刷新一下试试咱们废话不多说，开整！
Java码农石头
·
2023-11-27 12:10
亚马逊算法面试官如何思考的
现在很多公司都在面试的时候加重了算法方面的比重,无论前端后端机器学习岗位算法面试成功与否至关重要的几个因素公司招多少人应聘者人数应聘者有多少经验应届生考察基础有经验的社招人员,是增加
项目经验
与系统设计方面的考察算法面试误区算法思路正确
joker731
·
2023-11-27 12:43
中科亿海微除法器（DIVIDE）
技术背景技术概述
FPGA
实现除法运算是一个比较复杂的过程，因为硬件逻辑与软件程序的区别。
小五头
·
2023-11-27 08:45
fpga开发
FPGA
和CPU、GPU有什么区别？为什么越来越重要？
1.为什么会有这么多的“X”PU？——“配角们”的时代近年来，诸如TPU、MPU、DPU等的”X”PU们似乎层出不穷，市场经常会对这些新创造出的名词感到困惑：为什么会出现这么多的单元？本质上是由于CPU的算力到达瓶颈了，背后是通用计算时代的终结。从发明以来，CPU算力的提升主要依靠两大法宝：一是提高时钟频率，但时钟频率提升面临瓶颈了。因为越高的时钟频率，意味着每秒可执行的运算次数越高，但随着电压下
mjiansun
·
2023-11-27 07:21
ISP专栏
fpga开发
FPGA
实现双向电平转换
网上搜了一圈，好像没看到的类似的中文资料，不过MicroSemi有个文档AC349上给出了完整的解决方案，还有参考代码。话不多说，看图：欲知详情的朋友，请参考AC349
zkf0100007
·
2023-11-27 04:57
FPGA
fpga开发
FPGA
驱动CS4344 VHDL例程
CS4344是一款非常简单的I2S立体声24bitD/A芯片，采样率高达192KHz，相对于ADAU1761复杂的寄存器配置来说，CS4344非常友好，无需配置寄存器，只要按I2S时序输入数据，即可实现立体声输出，且10PINTSSOP封装，对于DIY来说非常友好。最近正好有音频输出需要，就选了CS4344，代码当然不用重复造轮子，GITHUB上已经有了，DInneBosman大佬已经帮我造好了轮
zkf0100007
·
2023-11-27 04:50
fpga开发
驱动开发
UltraScale
FPGA
可编程逻辑块（CLB）
写在前面AMDAdaptiveComputingDocumentationPortal本文为作者对AMDUltraScale
FPGA
可编程逻辑块的资源和设计方法的学习笔记，主要参考文献为AMD官方文档：
fe1211
·
2023-11-27 02:28
fpga开发
SP605官方开发板不能扫到链的问题
很早之前的板子，近些天需要重新搞
FPGA
，所以又拿出来，应该以前都是在win7下开发，现在都win10了，vivado都不支持sp6，所以先得下载一个14.7版本，但是出现了新的问题，就是不能扫到链。
chinxue2008
·
2023-11-27 02:58
FPGA
fpga开发
使用STARTUPE3原语通过SPI Flash实现UltraScale
FPGA
的局部重配置（一）
使用STARTUPE3原语通过SPIFlash实现UltraScale
FPGA
的局部重配置（一）介绍参考设计文件程序说明设计步骤介绍最近有用到
FPGA
的动态重加载，发现手册中有关于KCU105重加载的明确步骤
林深杂谈
·
2023-11-27 02:57
FPGA/Verilog
专栏
fpga
AR# 63739 Kintex UltraScale
FPGA
KCU105 Evaluation Kit - Board Debug Checklist
DescriptionTheKintexUltraScale
FPGA
KCU105EvaluationKitChecklistisusefultodebugboard-relatedissuesandtodetermineifapplyingforaBoardRMAisthenextstep.BeforeworkingthroughtheKCU105BoardDebugChecklist
Tiger-Li
·
2023-11-27 02:56
xilinx
fpga
ultrascale 器件GTX参考时钟注意点
7系列的GTX参考时钟可以供本BANK及另外两个相邻BANK使用，但是ultrascale及ultrascale+器件又分了SLR0及SLR1,这两者之间不能共用参考时钟，硬件设计尤其需要注意
FPGA_Linuxer
·
2023-11-27 02:25
FPGA
fpga开发
Ultrascale/Ultrascale+
FPGA
GTH IP及结构详解（二）
目录一、PhysicalResource界面对应GTH结构说明1.free-runningandDRP时钟频率1.1DRP接口2.TX/RXMasterCHannel3.Channeltable3.1参考时钟的选择和分布二、OptionalFeatures界面2.1Receivercommadetectionandalignment1.Validcommavaluesfor8B/10Bencodi
FPGA干货店
·
2023-11-27 02:55
FPGA
UltraScale
fpga开发
ultrascale
FPGA
1.工艺从mos到FIN,查了半天资料，不如bili的intel介绍视频，其实是把DS做成3D结构，减小DS漏电流；2.型号的尾数是以百万门为标定的；3.slice（切片）是CLB的组成单元，slice又包含LUT，slicel和slicem的区别组要是m包含ram单元；4.DSP模块，数字信号处理大量使用的二进制乘法器和累加器；5.IO分为HR(宽范围)和HP（高性能）模式；6.GTH（16.3
chinxue2008
·
2023-11-27 02:52
FPGA
fpga开发
FPGA
_IIC代码-正点原子 野火 小梅哥 特权同学对比写法（1）
FPGA
_IIC代码-正点原子野火小梅哥特权同学对比写法（1）单字节写时序单字节读时序I2C控制器设计模块框图scl_high和scl_low产生的时序图状态转移图Verilog代码
FPGA
_IIC代码
自小吃多
·
2023-11-27 02:20
FPGA
fpga开发
FPGA
_探针（ISSP）调试工具
探针则是将
FPGA
内部的节点信号通过JTAG电缆传输到PC机上，方便用户观察。对于一些变化比较缓慢或者实时性要求不高的信号，使用该工具调试非常的方便，例如观察ADC的采样结果。
自小吃多
·
2023-11-27 02:50
FPGA
fpga开发
fpga
项目整理
fpga
跟踪https://github.com/atlab/
FPGA
EyeTrackerMotion-Trackerhttps://github.com/zephyr834/Motion-TrackerWebserverhttps
AI视觉网奇
·
2023-11-27 00:51
fpga
视觉跟踪
FPGA
入门到精通系列1：数字电路基础知识
本文主要介绍数字电路基础知识，用最简洁的内容介绍最核心的知识。1、数字电路是什么？数字电路是利用电源电压的高电平和低电平分别表示1和0，进而实现信息的表达。模拟信号：随时间连续变化的信号。处理模拟信号的电路就是模拟电路。数字信号：随时间不连续变化的信号，离散变化。处理数字信号的电路就是数字电路。模拟电路.png2、数值表达我们常用的数值表达方式是十进制，但在数字电路中采用的是二进制，如下图所示：c
伽思珂
·
2023-11-26 22:16
基于
FPGA
的多通道数据采集系统Verilog设计嵌入式
基于
FPGA
的多通道数据采集系统Verilog设计嵌入式在本文中，我们将介绍基于
FPGA
的多通道数据采集系统的Verilog设计，该系统可用于同时采集和处理多个通道的数据。
FollowMeCode
·
2023-11-26 21:39
fpga开发
嵌入式
初学者——半加器
定义
FPGA
开发板上的按键key1，key2为
liuyuebuyu
·
2023-11-26 18:50
FPGA学习
fpga开发
（159）Verilog HDL：设计一个半加器之hadd
（159）VerilogHDL：设计一个半加器之hadd1.1目录1）目录2）
FPGA
简介3）VerilogHDL简介4）VerilogHDL：设计一个半加器之hadd5）结语1.2
FPGA
简介
FPGA
宁静致远dream
·
2023-11-26 18:15
Verilog
HDL教程
fpga开发
FPGA
：什么是半加器？什么是全加器？多比特数据相加怎么求？如何用面积换速度？
前言在
FPGA
中计算两个数据相加和C语言中的加法不太一样，在
FPGA
中是二进制相加，要考虑数据的进位、数据时单比特还是多比特，数据若位宽过大引起的时延该怎么解决，本文就对以上问题进行梳理另外我想挖个新坑
崽崽今天要早睡
·
2023-11-26 18:15
#
▶FPGA相关的专业知识
fpga开发
（16）VHDL实现半加器与全加器
（16）VHDL实现半加器与全加器1.1目录1）目录2）
FPGA
简介3）VHDL简介4）VHDL实现半加器与全加器5）结语1.2
FPGA
简介
FPGA
（FieldProgrammableGateArray
宁静致远dream
·
2023-11-26 18:45
VHDL教程（上篇）
单片机
嵌入式硬件
开发语言
（96）
FPGA
面试题-Verilog设计半加器
1.1
FPGA
面试题-Verilog设计半加器1.1.1本节目录1）本节目录；2）本节引言；3）
FPGA
简介；4）
FPGA
面试题-Verilog设计半加器；5）结束语。
宁静致远dream
·
2023-11-26 18:45
FPGA面试题大放送
fpga开发
北京革新创展科技有限公司-BICE-EDA数字逻辑电路设计实验（实验1.1 半加器）
请把控制拨码开关模块LCD_ALONE_CTRL_SW中开关VLPO拨置于下为低电平，可以使用LED1～LED8；SW1-SW8已经固定连接到实验平台中的
FPGA
_CON1和
FPGA
_CON2处，不需要用户设置
北京革新创展科技有限公司
·
2023-11-26 18:43
FPGA资源
#
B-ICE实验教程资源
fpga开发
嵌入式硬件
proteus
华为0830-题解-频率搬移值分配| 二叉树构建+层序遍历
用友一面阿里国际一面凉经西门子终面，秋招恒生电子面经嵌入式面经_20届师兄谈笔试_八股文_简历_
项目经验
分享快手Java商业化一面腾讯视频后台开发一面9.2得物一面发个帖记录一下秋招进度快手Java商业化一面得物
2301_78234743
·
2023-11-26 17:03
java
线性分组码（rs）---三个重点：一：原理明白；二：生成矩阵 、 监督矩阵以及之间的关系；三：
fpga
实现...
基本概念：分组码是一组固定长度的码组，可表示为（n,k），通常它用于前向纠错。在分组码中，监督位被加到信息位之后，形成新的码。在编码时，k个信息位被编为n位码组长度，而n-k个监督位的作用就是实现检错与纠错。当分组码的信息码元与监督码元之间的关系为线性关系时，这种分组码就称为线性分组码。对于长度为n的二进制线性分组码，它有种可能的码组，从种码组中，可以选择M=个码组（k
weixin_30887919
·
2023-11-26 15:02
上一页
26
27
28
29
30
31
32
33
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他